已閱讀1頁,還剩72頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、由于拖曳式誘餌(Towed Radar Active Decoy, TRAD)干擾對雷達導引頭的速度、距離、角度跟蹤環(huán)路產(chǎn)生欺騙式或者壓制式干擾從而導致導引頭無法準確命中載機,因此該干擾已成為雷達導引頭最嚴重的威脅之一。為了提高導引頭準確跟蹤目標的能力,研究和設計抗拖曳式干擾算法并在實際雷達導引頭中應用在電子對抗中具有十分重大的意義。
本文以實驗室某相控陣HPRF-PD雷達導引頭信號處理器為研制背景,首先介紹了HPRF-PD雷
2、達距離、速度、角度測量和跟蹤的原理,分析了拖曳式誘餌干擾對雷達導引頭跟蹤環(huán)路的影響效果,然后通過分析單脈沖比的概率密度函數(shù),提出了基于廣義似然比檢驗的拖曳式誘餌檢測方法,并在此基礎上給出了抗干擾的途徑,結(jié)合實際攻擊場景給出了系統(tǒng)仿真結(jié)果,驗證了方法的可行性。
隨后在TI高性能多核DSP芯片TMS320C6678雷達信號處理器上,采用嵌入式實時操作系統(tǒng)SYS/BIOS進行軟件設計,充分利用DSP的8個核合理規(guī)劃處理流程和任務分配
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于多核DSP的HPRF-PD數(shù)字陣列雷達信號處理器研制與實現(xiàn).pdf
- 基于多核處理器的機載PD雷達信號處理算法設計.pdf
- 毫米波單脈沖PD制導雷達抗拖曳式干擾研究.pdf
- 典型雷達抗拖曳式誘餌干擾研究.pdf
- 基于Zedboard的PD雷達數(shù)字信號處理器的設計與實現(xiàn).pdf
- 多核處理器在機載雷達實時信號處理的工程應用.pdf
- 基于時分復用的PD雷達數(shù)字信號處理器的設計與實現(xiàn).pdf
- 基于多核處理器的雷達信號實時處理系統(tǒng)研究.pdf
- 基于多核DSP的雷達信號處理板研制.pdf
- 基于6678多核DSP的相位編碼雷達信號處理.pdf
- 基于FPGA+DSP的某監(jiān)控雷達信號處理器設計與實現(xiàn).pdf
- 二次雷達應答信號處理器中DSP的算法設計與實現(xiàn).pdf
- 基于多核DSP的實時雷達信號處理平臺設計.pdf
- 機載雷達信號處理器的設計.pdf
- 面向多核向量X-DSP處理器AES設計與實現(xiàn).pdf
- 相控陣雷達信號處理器的FPGA設計與實現(xiàn).pdf
- 基于多核DSP與FPGA的雷達信號處理板設計.pdf
- 基于FPGA+DSP的MSSR應答信號處理器實現(xiàn).pdf
- 基于多核DSP的認知雷達信號處理軟件設計.pdf
- 近程火控引導雷達信號處理器設計和實現(xiàn).pdf
評論
0/150
提交評論