納米CMOS組合電路單粒子誘導的軟錯誤研究.pdf

1、我國航天科技的飛速發(fā)展，使得空間應(yīng)用抗輻射集成電路的研究已經(jīng)成為學術(shù)界和工業(yè)界的關(guān)注重點。隨著工藝尺寸的縮減以及時鐘頻率的增加，組合電路中的軟錯誤率已逐漸成為總的軟錯誤率的主要來源。本文針對納米尺度下的組合電路，對其軟錯誤分析、測量及加固技術(shù)展開了深入的研究。主要取得如下幾個方面的研究成果：
　?。?）提出了處理重匯聚問題的SET混合時序傳播算法，并首次獲得了脈沖窄化效應(yīng)對大規(guī)模組合電路軟錯誤率影響的模擬數(shù)據(jù)。通過對粒子入射位置和

2、脈沖窄化效應(yīng)之間的關(guān)系進行建模，提出了考慮脈沖窄化效應(yīng)的組合電路軟錯誤率分析方法。模擬結(jié)果表明：脈沖窄化效應(yīng)對軟錯誤率的影響與具體的版圖布局密切相關(guān)，對于不同的測試電路，脈沖窄化效應(yīng)可以使其軟錯誤率減少4-16％，當采用一種優(yōu)化后的版圖布局結(jié)構(gòu)后，可以使其軟錯誤率進一步減少。
　?。?）從敏感區(qū)的角度研究了組合電路中的多SET現(xiàn)象，研究發(fā)現(xiàn)多SET敏感區(qū)的敏感性比單SET敏感區(qū)的敏感性低一個量級之上。提出了基于版圖的簡化多SET敏

3、感區(qū)模型及面積計算方法，基于該模型分析了65 nm工藝下大規(guī)模組合電路中多SET的產(chǎn)生與傳播概率。模擬結(jié)果表明：雖然多SET傳播至末端鎖存器的概率大于單個SET的傳播概率，但是多SET的產(chǎn)生概率遠低于單個多SET的產(chǎn)生概率。
　　（3）提出了有效敏感區(qū)以及有效 SET脈寬概念對納米尺度下的敏感晶體管建模，并基于該概念對組合電路軟錯誤率進行計算，研究發(fā)現(xiàn)：將漏區(qū)作為敏感區(qū)的方法會低估電路的軟錯誤率一個量級之上。采用網(wǎng)格劃分的方法對納

4、米尺度下晶體管的敏感區(qū)重新定義，在此基礎(chǔ)上提出了有效敏感區(qū)及有效SET脈寬的概念，并通過重離子試驗進行了驗證。試驗和模擬結(jié)果表明，有效敏感區(qū)概念更加接近真實的情況，將漏區(qū)作為敏感區(qū)的方法會低估組合電路的軟錯誤率一個量級之上，給電路設(shè)計者帶來過于樂觀的結(jié)論。
　?。?）提出了基于粒子入射位置的軟錯誤率評估技術(shù)，該評估方法綜合考慮了電荷共享效應(yīng)、脈沖窄化效應(yīng)、多 SET、角度等因素。通過網(wǎng)格劃分的特征化方法對粒子入射位置與SET脈沖寬

5、度之間的關(guān)系進行建模，進而提出了基于粒子入射位置的組合電路軟錯誤率評估技術(shù)，該技術(shù)考慮了納米尺度下影響組合電路軟錯誤率的諸多因素。模擬和重離子試驗結(jié)果表明該技術(shù)能更加真實地反映組合電路的軟錯誤率，可以更加細微地表征和統(tǒng)計單個入射粒子引起的電路級響應(yīng)。
　?。?）基于65 nm某商用體硅CMOS工藝，設(shè)計了三種新穎的組合電路軟錯誤測量結(jié)構(gòu)，并采用重離子試驗獲得了大規(guī)模組合電路中SET脈寬分布的試驗數(shù)據(jù)。基于對稱思想提出了三種組合電路

6、軟錯誤測量結(jié)構(gòu)：反相器鏈的SET動態(tài)測量結(jié)構(gòu)、分別測量PMOS和NMOS脈寬及電荷共享能力的結(jié)構(gòu)、測量大規(guī)模組合電路軟錯誤率的結(jié)構(gòu)。在65 nm某商用體硅CMOS工藝下對這些測試電路進行了流片及功能測試，并采用重離子試驗驗證了測量大規(guī)模組合電路軟錯誤率的測試結(jié)構(gòu)，很好地彌補了國際上在試驗測量方面的不足。
　?。?）設(shè)計并實現(xiàn)了組合電路軟錯誤的多層次加固技術(shù)，研究表明：在平均損失22.8%面積開銷的情況下，該加固技術(shù)可以平均減少66