基于隨機(jī)化聚類算法的掃描時(shí)鐘分組方法.pdf

1、目前，基于IP（Intellectual Property）復(fù)用的片上系統(tǒng)設(shè)計(jì)方法使得專用集成電路（ASIC，Application Specific Integrated Circuit）的設(shè)計(jì)效率大幅提高。但這種方法也帶來(lái)了新的挑戰(zhàn)，高性能集成電路的可測(cè)性設(shè)計(jì)（DFT，Design For Testability）就是其中最嚴(yán)峻的部分。
　　本課題主要是實(shí)現(xiàn)了一款含有同步與異步時(shí)鐘域的大規(guī)模數(shù)字基帶芯片的ATPG（Automa

2、tic Test Pattern Generation，自動(dòng)測(cè)試圖形生成）時(shí)鐘結(jié)構(gòu)優(yōu)化設(shè)計(jì)。對(duì)大規(guī)模的集成電路測(cè)試平臺(tái)，因其電路復(fù)雜性高，要達(dá)到非常高的故障覆蓋率（fault coverage）是非常困難的。如何在保證故障覆蓋率的同時(shí)減少測(cè)試向量數(shù)量，成為減少測(cè)試成本的研究熱點(diǎn)。
　　本文以數(shù)字基帶芯片的測(cè)試向量生成時(shí)的時(shí)鐘結(jié)構(gòu)為研究對(duì)象，以提高故障覆蓋率和減少測(cè)試向量數(shù)量為主要目標(biāo)，設(shè)計(jì)了隨機(jī)化聚類算法應(yīng)用于生成掃描時(shí)鐘結(jié)構(gòu)，并

3、提出改進(jìn)型的錯(cuò)位捕獲（staggered LOC）技術(shù)產(chǎn)生測(cè)試向量。本文的主要研究?jī)?nèi)容和所取得的成果如下：
　　1.在諸聚類算法中，層次聚類算法具有速度快，算法簡(jiǎn)單的特點(diǎn)，但是其精度較低。本文在層次聚類算法中引入隨機(jī)化步驟，使算法運(yùn)行過(guò)程帶有隨機(jī)成分，并在多次運(yùn)行后挑選優(yōu)化的結(jié)果，彌補(bǔ)了層次聚類算法精確度不足的缺點(diǎn)。使之成為適合對(duì)含有同步與異步時(shí)鐘域的大規(guī)模芯片進(jìn)行時(shí)鐘分組的算法。
　　2.在stuck-at測(cè)試模式下，用隨

4、機(jī)化聚類算法對(duì)時(shí)鐘域進(jìn)行分組，得到優(yōu)化的掃描時(shí)鐘結(jié)構(gòu)，可以減少跨時(shí)鐘域傳播路徑的數(shù)量，提高故障覆蓋率。
　　3.在延時(shí)測(cè)試（delay test）模式下，通過(guò)隨機(jī)化聚類算法對(duì)時(shí)鐘域進(jìn)行分組，將互相之間沒有跨時(shí)鐘域傳輸路徑的異步時(shí)鐘域劃分成一組。在同一捕獲窗口（capture window）內(nèi)利用并行捕獲（simultaneous Launch-on-Capture）與改進(jìn)型錯(cuò)位捕獲（staggered capture）技術(shù)，對(duì)時(shí)鐘