數模混合信號(AMS)電路的可測試性設計研究.pdf

1、隨著集成電路的設計和制造工藝的迅速發(fā)展,尤其是多芯片組件(MCM)、高密度板上系統(tǒng)(SoB)和片上系統(tǒng)(SoC)等的出現,混合信號電路的集成度越來越高,測試變得越來越復雜,已經成為長期以來制約其發(fā)展的瓶頸。而可測試性設計(Design For Testability,DFT)是解決這一問題的主要手段,其中內建自測試(Built-In Self-Test,BIST)以其有較高的故障覆蓋率和能完成自測試的優(yōu)點成為一種廣泛應用的DFT技術。<

2、br>　　本文在深入研究BIST技術原理的基礎上,對混合信號電路的BIST結構進行了探索。針對數?；旌闲盘栯娐窚y試所面臨的困難,通過研究其電路的一般結構,提出一種基于數/模分塊的測試方法,并對混合電路的分塊方法進行了討論。以此為基礎,對于分塊后的數字電路,研究一種可重構的BIST方法,重點討論了可重構測試矢量生成器和響應分析器在電路分塊測試方案中的復用問題。而對于模擬部分,研究了一種以方波信號作為測試激勵,通過比較電路的響應輸出波形變化

3、來診斷故障的模擬電路BIST方法,并重點對最佳測試矢量頻率和最小響應輸出采樣點數的選取進行了討論,此方法結構簡單,易于集成,減小了測試代價。最后,依據討論的數字電路和模擬電路BIST方法,完成對混合信號電路整體BIST方案的設計,著重討論了其整體BIST控制器的設計和在整體BIST控制器控制下的測試矢量生成器和響應分析器的復用問題。
　　仿真結果表明,整體BIST方案能夠較好地完成對設計的典型混合信號電路的測試?；跀?模分塊的測