MIPS4KcCPUIP核及其相關SOC的研究與設計.pdf

1、集成電路隨著芯片規(guī)模的不斷擴大已經進入了片上系統(tǒng)（SOC）時代，基于IP核(Intellectual Property)的設計方式是IC設計發(fā)展的必然趨勢。擁有自主知識產權的IP核具有很高的通用性和靈活性，可以根據(jù)不同需求應用到各種嵌入式系統(tǒng)中。
　　本設計基于面向網絡應用的SOC項目，實現(xiàn)了一種完全兼容MIPS4Kc CPU的軟IP核，以其為核心構建了包含存儲器、串行總線接口等外設的SOC，開發(fā)了底層驅動與應用程序，并在Alte

2、ra公司的開發(fā)板上通過了驗證。本設計的工作涵蓋了硬件和軟件兩個部分：
　　硬件方面，深入分析MIPS4Kc體系結構，對其進行系統(tǒng)模塊劃分與Verilog代碼實現(xiàn)。流水線采用五級流水，采用級間旁路等方式降低了由數(shù)據(jù)相關、控制相關、結構相關造成的流水線停頓延遲。采用Wallace-tree改進了乘法器，縮短了乘法運算的時間。數(shù)據(jù)、指令分別構建了容量為4KB的一級緩存，大大提高了CPU運行的效率。為擴大應用范圍，設計了兼容Wishbon

3、e總線的大吞吐量總線接口控制器。SOC中集成了存儲器、串行總線接口、LED和七段碼顯示模塊。
　　軟件方面，設計了CPU的啟動代碼boot-loader，初始化系統(tǒng)運行環(huán)境，針對設計使用的開發(fā)板Altera Stratix II DSP Development Board上的硬件資源，開發(fā)了串行總線接口等外設的底層驅動程序，并在頂層編寫了一個字符回顯程序用于驗證系統(tǒng)正確性。設計完全兼容MIPS4Kc，軟件代碼在Linux環(huán)境下使用

4、GCC編譯。
　　設計使用Modelsim SE進行了模塊級驗證、極限點驗證，使用Quartus II+Modelsim進行了FPGA綜合與時序仿真，并最終在FPGA硬件平臺上完成驗證。驗證結果與綜合報告表明，設計完全兼容MIPS4Kc，性能達到了設計要求，在FPGA平臺上可以在系統(tǒng)時鐘為70MHz的條件下運行，且占用資源較少。
　　本設計最終構建了一個基本完整的SOC，涵蓋了開發(fā)調試中必要的功能部件，CPU核完全兼容MIP