基于SoC的加密IP核的測試系統設計與實現.pdf

1、SoC技術在現代被應用的越來越廣,在很多的產品上都采用這個技術,它縮短了一個產品的面市時間,它能節(jié)省產品的設計成本。SoC技術根據設計要求,把需要的IP核集成在一起,完成設計任務。
　　本文在實現過程中,主要進行以下工作,首先是通過對SoC中主要的IP核OR1200、Wishbone、UART、Ethernet進行單獨的功能仿真,對這些IP核進行整合與調試,并且編寫匯編語言,驗證SoC功能。然后利用構建的SoC對加密IP核AES、

2、ECC、RSA進行加密和解密的功能仿真,最后在Xilinx的XC2VP30開發(fā)板上進行 FPGA驗證。本文的獨特之處在于,在所有的驗證過程中都是采用匯編語言來實現,匯編語言具有短小精悍,容易跟蹤,便于調試等優(yōu)點。在實現過程中,首先對主要IP核進行整合與調試后,把CPU OR1200,Wishbone總線,時鐘模塊,BOOTROM/RAM,UART整合在一起,組成最小的調試系統,并驗證它的功能;然后在此SoC系統中加入通信用的Ethern

3、et MAC核,組成以太網調試系統,驗證SoC通過以太網與PC機通信功能。其次借助于上面構建的SoC系統對加密IP核AES、ECC、RSA進行驗證。對它們進行兩次功能驗證,第一次是在最小調試系統下,對加密IP核進行加密或者解密功能驗證;第二次是在以太網調試系統下,驗證 SoC通過以太網與 PC間的加密通信功能。最后,在功能驗證后,我們進行FPGA原型驗證。采用的綜合工具為Xilinx ISE10.1。在最小調試系統中,在片上RAM中給加