基于IP核的數(shù)?；旌蟂oC測試研究.pdf

1、隨著深亞微米技術的出現(xiàn)和集成電路制造工藝的進步，集成電路從超大規(guī)模集成電路階段發(fā)展成為片上系統(tǒng)（SoC）與片上網(wǎng)絡（NoC）階段。SoC設計的方法主要有軟硬件協(xié)同設計、設計復用和與底層相結合設計三種。由于通過集成大量知識產(chǎn)權（IP）核實現(xiàn)SoC的設計方法具有開發(fā)周期短、設計簡單和性能穩(wěn)定等優(yōu)點，因此該方法得到廣泛的應用。雖然IP核復用的方法簡化了SoC的設計，但是由于IP核的復雜性和數(shù)模混合IP核的應用增加等問題，導致SoC的測試越來越

2、困難。目前，國內(nèi)外對于數(shù)字集成電路的測試已經(jīng)能夠很好的完成，而對于混合信號集成電路的測試則還存在不足。隨著混合信號電路在SoC中的應用越來越廣泛，對于混合信號電路的測試需求變得越來越強烈，因此，如何解決混合信號電路的測試是解決SoC測試問題的關鍵。
　　本研究主要內(nèi)容包括：⑴針對具有特殊測試要求的IP核采用內(nèi)建自測試（BIST）。主要完成基于BIST方法的ADC測試IP核的設計與驗證，所設計的ADC測試IP核能夠完成對ADC的呆滯