基于IP核測(cè)試的測(cè)試生成研究與仿真設(shè)計(jì).pdf

1、隨著半導(dǎo)體工藝的發(fā)展和設(shè)計(jì)水平的提高，芯片設(shè)計(jì)業(yè)進(jìn)入了系統(tǒng)級(jí)芯片時(shí)代，大量地運(yùn)用預(yù)先設(shè)計(jì)好的標(biāo)準(zhǔn)IP模塊來(lái)構(gòu)建SOC芯片的方法逐漸成為系統(tǒng)設(shè)計(jì)的主流。如此規(guī)模巨大的大規(guī)模集成電路和大規(guī)模的內(nèi)嵌IP核，使芯片制造故障也會(huì)隨之提高，這就對(duì)系統(tǒng)芯片測(cè)試提出了更高的要求。一方面需要更加精準(zhǔn)的時(shí)序控制，另一方面還需要花費(fèi)更長(zhǎng)的芯片測(cè)試時(shí)間，這都會(huì)導(dǎo)致測(cè)試成本的提高。當(dāng)前SOC芯片內(nèi)部大量地采用IP核，由于IP的使用、授權(quán)、保護(hù)等限制措施也會(huì)給測(cè)試

2、帶來(lái)更多的挑戰(zhàn)，使得SOC中復(fù)用IP核的測(cè)試成為限制IC設(shè)計(jì)發(fā)展的瓶頸問(wèn)題。
　　 本文在深入研究數(shù)字系統(tǒng)測(cè)試生成理論及測(cè)試數(shù)據(jù)壓縮技術(shù)的基礎(chǔ)上，以ISCAS85和89系列電路中C6288和S344等為IP核，利用PODEM測(cè)試生成算法得到C6288的測(cè)試向量；利用Golomb編碼的測(cè)試數(shù)據(jù)壓縮技術(shù)對(duì)C6288的測(cè)試向量進(jìn)行壓縮得到壓縮后的測(cè)試碼。在此基礎(chǔ)上提出了基于IEEE P1500標(biāo)準(zhǔn)測(cè)試殼的設(shè)計(jì)理論為基礎(chǔ)，實(shí)現(xiàn)由IP核的

3、測(cè)試信息到SOC測(cè)試信息的轉(zhuǎn)換的“向量映射”算法，進(jìn)而得到SOC測(cè)試的有效測(cè)試向量，并以ISCAS89基準(zhǔn)電路中的S344電路為例進(jìn)行了詳細(xì)的講述。最后實(shí)現(xiàn)了基于FPGA技術(shù)的測(cè)試平臺(tái)及仿真測(cè)試模型的設(shè)計(jì)，通過(guò)TAP主控制器的邏輯控制，實(shí)現(xiàn)了對(duì)C6288測(cè)試激勵(lì)與響應(yīng)壓縮數(shù)據(jù)的驗(yàn)證。從仿真和實(shí)際測(cè)試的結(jié)果來(lái)看：測(cè)試方法正確，測(cè)試系統(tǒng)的軟硬件設(shè)計(jì)達(dá)到了預(yù)定的設(shè)計(jì)目標(biāo)，各項(xiàng)指標(biāo)基本符合嵌入式核測(cè)試復(fù)用的各項(xiàng)要求。只要加以改進(jìn)，就可以達(dá)到實(shí)用