多IP核嵌入系統(tǒng)的測試結(jié)構(gòu)及其調(diào)度優(yōu)化研究.pdf

1、為了提高設(shè)計生產(chǎn)率和縮短上市時間，IP核嵌入復用已經(jīng)成為系統(tǒng)芯片設(shè)計的主要方法。然而多IP核嵌入的設(shè)計同時也給系統(tǒng)芯片的測試帶來諸多挑戰(zhàn)，集成者往往在設(shè)計的時候就需要考慮測試問題。本文主要研究多IP核嵌入系統(tǒng)的測試結(jié)構(gòu)及其測試調(diào)度優(yōu)化。 多IP核嵌入系統(tǒng)的測試結(jié)構(gòu)包括測試訪問機制(TAM)及測試環(huán)(wrapper)，前者在測試源和測試宿之間為IP核提供測試激勵與響應的訪問通道，后者是提供一個IP和與TAM之間的接口，它可以提供多

2、種操作模式。 本文介紹了測試環(huán)從提出到發(fā)展成為IEEE Std.1500的過程，并詳細分析了它的工作原理。文中主要介紹了幾種經(jīng)典的測試訪問機制，特別重點分析了基于測試總線的TAM策略的原理，并對三種基于測試總線的TAM的優(yōu)缺點進行了總結(jié)。在系統(tǒng)芯片中嵌入的IP核數(shù)目越來越多的今天，采用了合理的TAM的同時，還需要進行測試調(diào)度優(yōu)化。測試調(diào)度優(yōu)化是一個典型的NP完全問題，本文討論了測試調(diào)度的整數(shù)線性規(guī)劃模型以及二維矩形裝箱算法，并給

3、出了各自的局限性。 由于越來越多的層次化IP核出現(xiàn)在設(shè)計中，而在傳統(tǒng)的測試環(huán)配置下，父核與子核不能夠同時并行測試。本文在引入了一種改進后的測試環(huán)單元之后，實現(xiàn)了層次化IP核中的父核與子核的并行測試，使得測試調(diào)度算法能夠應用到帶層次化IP核的設(shè)計當中。 本文研究了測試環(huán)和測試訪問機制(TAM)的優(yōu)化問題，提出將遺傳算法同時應用到測試環(huán)掃描鏈平衡優(yōu)化、多IP核分配TAM總線的調(diào)度優(yōu)化、測試總線劃分三方面。方案通過ITC'02