基于位流回讀的Virtex Ⅱ芯片內(nèi)嵌IP核的測(cè)試方法的研究.pdf

1、由于FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)的現(xiàn)場(chǎng)可重復(fù)性編程的特點(diǎn),FPGA越來越被廣泛的應(yīng)用于航空、航天、通信、醫(yī)療等各個(gè)領(lǐng)域。隨著集成電路工藝技術(shù)的不斷進(jìn)步,FPGA的集成度越來越高,功耗越來越低,功能也越來越強(qiáng)大,因此相對(duì)于ASIC(Application Specific Integrated Circuit)的劣勢(shì)也在不斷的減小,優(yōu)勢(shì)不斷的凸顯出來。FPGA內(nèi)部不僅集成有大量的

2、邏輯門,而且集成有大量的嵌入式IP核,如Block RAM、乘法器、DLL等,FPGA的發(fā)展方向也越來越向SoPC(System-on-a-Programmable-Chip)的方向發(fā)展。同時(shí)為了保證FPGA的可靠性與穩(wěn)定性,FPGA的測(cè)試也越來越被重視。國(guó)內(nèi)外的許多學(xué)者對(duì)FPGA內(nèi)的邏輯資源與嵌入式IP核的測(cè)試方法進(jìn)行了研究,并提出了多種測(cè)試方法。
　　本文從FPGA內(nèi)部的嵌入式IP核的可靠性問題出發(fā),在本實(shí)驗(yàn)室開發(fā)的基于邊界掃

3、描和位流回讀的FPGA測(cè)試系統(tǒng)的基礎(chǔ)上開展了對(duì)Xilinx公司的Virtex II系列FPGA中的Block RAM、乘法器等嵌入式IP核的測(cè)試方法的研究。本論文包含的內(nèi)容主要包括以下幾個(gè)部份:
　　(1)、查閱Xilinx官方資料,對(duì)Virtex II系列 FPGA的內(nèi)嵌IP核Block RAM、乘法器的工作原理及結(jié)構(gòu)進(jìn)行研究,以便更好的對(duì)Block RAM、乘法器進(jìn)行功能性測(cè)試。
　　(2)、本實(shí)驗(yàn)室開發(fā)了一個(gè)基于邊界掃

4、描和位流回讀的 FPGA測(cè)試系統(tǒng),該測(cè)試系統(tǒng)硬件結(jié)構(gòu)簡(jiǎn)單,只需要一跟 USB-JTAG電纜線,主要是軟件部分的實(shí)現(xiàn),最大程度上削減了測(cè)試的硬件成本。
　　(3)、查閱國(guó)內(nèi)外相關(guān)資料,在本實(shí)驗(yàn)室開發(fā)的基于邊界掃描和位流回讀的FPGA測(cè)試系統(tǒng)的基礎(chǔ)上,分別提出來了針對(duì) Block RAM、乘法器的測(cè)試方法,并在本實(shí)驗(yàn)室開發(fā)的FPGA測(cè)試系統(tǒng)上進(jìn)行驗(yàn)證。
　　本論文結(jié)合Virtex II系列 FPGA的實(shí)際結(jié)構(gòu),通過參考現(xiàn)有的測(cè)試