基于位流回讀的FPGA測(cè)試系統(tǒng)的優(yōu)化方法研究.pdf

1、隨著當(dāng)前半導(dǎo)體工藝的迅速發(fā)展，F(xiàn)PGA的復(fù)雜度和集成度也變得越來(lái)越高。隨之而來(lái)的測(cè)試成本和測(cè)試時(shí)間的大幅增加也讓 FPGA可測(cè)性問(wèn)題日漸凸顯。所以在當(dāng)前集成度日益提高的發(fā)展趨勢(shì)下如何保證 FPGA的可靠性顯得至關(guān)重要。而當(dāng)前主流的FPGA測(cè)試方法有：傳統(tǒng)的硬件測(cè)試方法，基于ATE的測(cè)試方法，基于BIST的測(cè)試方法以及基于邊界掃描的測(cè)試方法等。這些測(cè)試方法既有各自不同的優(yōu)點(diǎn)，但也有明顯的缺陷。如傳統(tǒng)的硬件測(cè)試方法流程復(fù)雜并且耗時(shí)長(zhǎng)，基于

2、ATE的方法雖然速度快但成本高，而基于 BIST的方法需要花費(fèi)大量人力進(jìn)行測(cè)試電路設(shè)計(jì)?；谶吔鐠呙璧姆椒ㄒ泊嬖贗O數(shù)目有限，測(cè)試速度較慢的缺點(diǎn)。所以找到一種成本低廉，具有較快測(cè)試速度的同時(shí)又切實(shí)可行的FPGA測(cè)試方法迫在眉睫。
　　本論文從進(jìn)一步推動(dòng) FPGA測(cè)試技術(shù)的成熟出發(fā)，以實(shí)驗(yàn)室現(xiàn)有的基于位流回讀和邊界掃描的FPGA測(cè)試系統(tǒng)為基礎(chǔ)，對(duì)測(cè)試系統(tǒng)面向的測(cè)試對(duì)象，測(cè)試系統(tǒng)的測(cè)試速度和測(cè)試系統(tǒng)自身可靠性和穩(wěn)定性以及測(cè)試系統(tǒng)的易用

3、性進(jìn)行優(yōu)化研究，推動(dòng)該系統(tǒng)的進(jìn)一步發(fā)展和成熟。并且通過(guò)將該測(cè)試系統(tǒng)移植到ARM嵌入式平臺(tái)中，拓寬了該系統(tǒng)的應(yīng)用領(lǐng)域，增強(qiáng)了該系統(tǒng)的靈活性和多樣性。
　　本論文的主要內(nèi)容如下：
　?。?）在大量查閱Xilinx公司相關(guān)技術(shù)文檔的基礎(chǔ)上，結(jié)合現(xiàn)有FPGA測(cè)試系統(tǒng)，實(shí)現(xiàn)針對(duì)Virtex系列型號(hào)為XCV600，XCV1000和VirtexⅡ系列型號(hào)為XC2V1000和XC2V3000這四款FPGA的位流回讀和解析以及故障定位和診斷，

4、并完成流程自動(dòng)化。
　?。?）在對(duì)部分位流回讀技術(shù)進(jìn)行深入研究的基礎(chǔ)上實(shí)現(xiàn)針對(duì)CLB部分和BRAM部分的位流部分回讀。并將該技術(shù)在測(cè)試系統(tǒng)中實(shí)現(xiàn)，以提高目前的測(cè)試速度。
　?。?）在對(duì)現(xiàn)有FPGA測(cè)試系統(tǒng)反復(fù)研究的基礎(chǔ)上對(duì)系統(tǒng)的架構(gòu)和流程方面進(jìn)行速度和可靠性的優(yōu)化，希望進(jìn)一步推動(dòng)該測(cè)試系統(tǒng)的成熟。
　　（4）在現(xiàn)有FPGA測(cè)試系統(tǒng)的基礎(chǔ)上完成GUI圖形化界面的實(shí)現(xiàn)，集成多種操作并具有不同工作模式，以達(dá)到提高系統(tǒng)易用性和