正則LDPC碼的構造及硬件實現(xiàn).pdf

1、低密度奇偶校驗碼(Low-Density Parity-Check Codes,LDPC)是1962年由Gallager提出的具有稀疏校驗矩陣的一種線性分組碼。1993年D.J.C.Mackay和Neal等人發(fā)現(xiàn)了其性能接近香農(nóng)限,引起了通信領域的轟動,成為了通信技術中的研究熱點,其技術也日益趨向成熟,已被廣泛應用于衛(wèi)星通信、深空通信、光纖通信等方面。目前對LDPC碼的研究主要集中于校驗矩陣的構造、譯碼算法的優(yōu)化、性能的分析以及在實際系

2、統(tǒng)中的應用等方面。
　　研究表明,LDPC碼長碼更具有優(yōu)越性能,然而隨著碼長的增加,其編譯碼的復雜度也隨之增加,因此許多研究者開始對中短長的 LDPC碼進行研究。PEG算法是校驗矩陣的一種隨機構造方法,也是迄今為止構造中短長 LDPC碼的最優(yōu)算法。本文提出了一種具有最小距離下界的中短長規(guī)則LDPC碼的構造方法,稱之為獨立樹基礎構造方法,并證明了與PEG算法相比,這種方法得到了更大的圍長,具有更大的最小距離下界,也得到了更低的誤碼率

3、性能。最終用硬件實現(xiàn)也證明了這種算法的正確性。
　　在理論方面本文首先介紹了通信系統(tǒng)和信道編碼理論以及LDPC碼的背景知識,接著介紹了LDPC碼的基本原理以及常用的構造方法和譯碼算法,然后重點討論了LDPC碼的幾種構造方法,包括簡單隨機構造算法、PEG算法、以及改進的PEG算法,接著提出了一種新的基于獨立樹的構造方法,并證明了獨立樹基礎算法具有更大的圍長和最小距離下界。對幾種中短長碼在AWGN信道中進行了Matlab仿真,仿真結(jié)果

4、顯示了隨著信噪比的增加新算法具有更優(yōu)越的誤碼率性能。
　　最終本文對新算法進行了基于FPGA的硬件實現(xiàn)。本文使用VerilogHDL硬件描述語言,采用自頂向下的設計方法對LDPC碼構造方法設計出了編碼器,并且較為詳細的給出了整體結(jié)構框圖以及各個模塊的實現(xiàn)方式,然后在QuarqusII軟件環(huán)境中將各個模塊整合為一個完整的構造算法,并進行了綜合編譯、功能仿真,并用JTAG模式下載到了實驗箱中進行了相應的測試,驗證了新提出的構造方法的正