銅互連啞元填充綜合算法研究.pdf

1、今天的信息化社會和生活很大程度上歸功于集成電路的偉大發(fā)展。集成電路自誕生到如今單片集成上億個晶體管，短短幾十年的時間里其制造技術和設計方法都發(fā)生了很大改變。集成電路的制造工藝節(jié)點已經(jīng)從微米級別減小到納米級別。光刻和化學機械拋光等先進制造工藝都表現(xiàn)出對芯片版圖圖形的依賴，并分別造成了電路元件橫向和縱向尺寸的偏差。這些偏差最終影響到電路的性能和成品率。工藝偏差和芯片可制造性已經(jīng)成為制約集成電路性能和成品率的關鍵因素。
　　 啞元填充

2、是新一代設計方法學：可制造性設計和成品率驅動的設計方法中的重要技術。針對銅互連和化學機械拋光工藝的啞元填充是其最重要的應用。通過在原有版圖中添加非功能性的金屬線段，啞元填充可以改善芯片互連線層的材料分布，從而減小互連線尺寸的制造偏差。啞元填充技術的核心工作是根據(jù)多種約束條件確定具體版圖位置上的啞元插入數(shù)量，即啞元綜合。本論文的研究工作主要針對啞元綜合算法展開，主要貢獻如下：
　　 首先，提出了一種同時考慮版圖圖形密度、密度梯度和

3、啞元填充量的啞元綜合問題，并設計了一種基于覆蓋線性規(guī)劃(CLP)及其快速算法的求解方法。版圖的密度梯度對芯片可制造性和成品率的影響在日益嚴格的制造工藝中越來越突出。但是傳統(tǒng)的啞元填充方法卻只考慮了版圖密度的范圍限制而無法有效約束梯度。本論文提出了一種高效的啞元綜合算法，可以同時處理密度約束和梯度約束，并且最小化啞元插入數(shù)量。該方法以覆蓋線性規(guī)劃及其快速解法為基礎構造了一種迭代求解策略，并通過一些啟發(fā)式的技巧加速了迭代算法的收斂。與傳統(tǒng)的

4、線性規(guī)劃方法相比，該算法以增加少量的啞元為代價把該問題求解的時間復雜度從O(n3)降低到O(n2 log n)。本論文分別采用理論分析和數(shù)值實驗對所提出算法的性能進行了分析和驗證。
　　 其次，針對考慮梯度約束的啞元綜合問題，提出另一種采用梯度熱點聚類和局部區(qū)域求解的算法。該算法首次在啞元綜合優(yōu)化過程中考慮版圖圖形的分布特征。根據(jù)梯度熱點分布相對集中的特點，該方法首先利用聚類算法對存在的梯度熱點進行分組，然后在芯片局部范圍內(nèi)利用

5、小規(guī)模線性規(guī)劃求解的高效性快速消除梯度熱點。該算法與本文提出的迭代算法相比計算精度和速度都進一步提升，在實際使用中表現(xiàn)出出色的性能。
　　 另外，本論文還對基于模型仿真的啞元填充方法研究做了初步探索。在制造要求日益嚴格的情況下，密度規(guī)則驅動的填充方法開始遇到挑戰(zhàn)，而考慮更多圖形特征和精確工藝過程的基于模型仿真的方法是啞元填充技術未來的發(fā)展方向。本論文提出一種基于雙層模型仿真：全芯片精確仿真和局部快速仿真的填充方法。在初步的實驗探