DDS原理分析及軟核設(shè)計(jì).pdf

1、頻率合成技術(shù)是現(xiàn)代通信系統(tǒng)的重要組成部分，直接式數(shù)字頻率合成（Direct Digital Frequency synthesis，DDS）是一種使用數(shù)字?jǐn)?shù)據(jù)處理方法參考固定頻率精準(zhǔn)時(shí)鐘源產(chǎn)生一個(gè)輸出頻率、相位可調(diào)制信號(hào)的技術(shù)，它是繼直接頻率合成(DS)和間接頻率合成(IS)之后的第三代頻率合成技術(shù)。因其具有頻率分辨率高、頻率切換時(shí)間短、相位噪聲低、相位變換連續(xù)等獨(dú)特的優(yōu)點(diǎn)而被廣泛應(yīng)用于雷達(dá)通信等領(lǐng)域，而目前DDS芯片中相關(guān)核心技術(shù)被國(guó)

2、外一些公司壟斷，因此研究自主知識(shí)產(chǎn)權(quán)的DDS芯片具有廣闊的市場(chǎng)前景和應(yīng)用價(jià)值。IP核復(fù)用技術(shù)為SoC設(shè)計(jì)的一個(gè)捷徑，作為我國(guó)通信SoC中不可或缺的頻率合成模塊（特別是高精度、高速DDS模塊）的IP核開發(fā)勢(shì)在必行。
　　 坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算算法(Coordinate Rotation Digital Computer algorithm，CORDIC算法)，是用于實(shí)現(xiàn)二維向量在直角坐標(biāo)、圓坐標(biāo)和橢圓坐標(biāo)系統(tǒng)中旋轉(zhuǎn)計(jì)算的一種迭代計(jì)算方

3、法。CORDIC算法可以作為一個(gè)正余弦發(fā)生器廣泛應(yīng)用于直接數(shù)字頻率合成器領(lǐng)域。由于CORDIC迭代中下一次旋轉(zhuǎn)的方向，必須由上一次迭代的結(jié)果來(lái)計(jì)算判斷，迭代計(jì)算必須按序一步步執(zhí)行，從而限制了CORDIC處理器的計(jì)算速度和吞吐量。故它不是一個(gè)完美的旋轉(zhuǎn)。
　　 以某研究所的科研項(xiàng)目“專用DDS芯片研究”為依托，通過(guò)分析目前國(guó)外主流DDS芯片的設(shè)計(jì)思想，針對(duì)具體應(yīng)用場(chǎng)合，在傳統(tǒng)的直接數(shù)字頻率合成器結(jié)構(gòu)基礎(chǔ)上，對(duì)CORDIC改進(jìn)算法進(jìn)

4、行研究，設(shè)計(jì)實(shí)現(xiàn)了一個(gè)DDS內(nèi)核的軟核。改進(jìn)算法在保持原算法優(yōu)勢(shì)的前提下對(duì)算法進(jìn)行優(yōu)化設(shè)計(jì)。研究實(shí)現(xiàn)了在允許的誤差范圍內(nèi)降低了迭代次數(shù)的目的?；诟倪M(jìn)的混合CORDIC算法設(shè)計(jì)了直接數(shù)字頻率合成器，其相位幅度轉(zhuǎn)換功能由混合CORDIC處理器來(lái)完成，相位累加器采用超前進(jìn)位加法流水線結(jié)構(gòu)，減少了電路延遲，基于CORDIC算法的旋轉(zhuǎn)采用流水線結(jié)構(gòu)提高了處理器的運(yùn)行速度。
　　 該DDS軟核的頻率切換時(shí)間為10ns、頻率控制字為48位、

5、相位控制字為14位、幅度控制字為12位、頻率分辨率高達(dá)3.55×10-7Hz、相位分辨率為2π/214、同時(shí)還可以實(shí)現(xiàn)信號(hào)的頻率調(diào)制、相位調(diào)制和幅度調(diào)制功能，在中芯國(guó)際SMIC0.35um標(biāo)準(zhǔn)單元工藝庫(kù)下進(jìn)行邏輯綜合，結(jié)果表明所設(shè)計(jì)的DDS能夠在300MHz時(shí)鐘頻率下工作，綜合后的面積約為3.2mm×1.8mm（芯片面積4.28mm×4.36mm），門數(shù)約為11萬(wàn)門左右。與采用一般超前進(jìn)位加法器實(shí)現(xiàn)累加器和ROM實(shí)現(xiàn)的相位幅度轉(zhuǎn)換器的某