版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、如今的數(shù)字電子系統(tǒng),大量地采用了諸如PGA、BGA等高度封裝器件,使得PCB上各器件之間的連線間距越來越細(xì)密。同時(shí),數(shù)字系統(tǒng)中可供測試的結(jié)點(diǎn)間距亦越來越小,有的甚至成為隱性的不可達(dá)結(jié)點(diǎn),使得基于探針的傳統(tǒng)測試方法將難堪重任。隨著電子技術(shù)的飛速發(fā)展,電路板測試技術(shù)出現(xiàn)了重大變革,一項(xiàng)新的電路PCB板上的IC之間的互連測試技術(shù)在20世紀(jì)末誕生并且得到了迅速廣泛的應(yīng)用。這項(xiàng)測試技術(shù)就是IEE1149.1標(biāo)準(zhǔn),又稱JTAG規(guī)范規(guī)定的邊界掃描測試
2、技術(shù)。JTAG規(guī)范不僅推動(dòng)了可測性設(shè)計(jì)的發(fā)展,大大降低了電路板測試的成本和時(shí)間,而且為芯片內(nèi)部寄存器提供了一種方便有效的“下載”和“讀取”方式。 JTAG即IEEE1149.1[1][2]標(biāo)準(zhǔn),只需5根引腳就可以實(shí)現(xiàn)數(shù)據(jù)的傳輸功能。它不但能測試各種集成電路芯片,也能測試芯片內(nèi)各類宏單元,還能測試相應(yīng)的印刷板電路。作為一種結(jié)構(gòu)插入的可測性設(shè)計(jì)技術(shù),邊界掃描測試技術(shù)將邊界掃描測試單元(Boundery-scan Cell,BSC)插
3、在集成電路內(nèi)部每一個(gè)輸入輸出引腳上。BSC的作用就相當(dāng)于施加測試激勵(lì)和觀察測試響應(yīng)的內(nèi)建虛擬測試探頭。 本文通過對JTAG進(jìn)行深入的研究,提出了一種實(shí)現(xiàn)JTAG結(jié)構(gòu)的具體方法,實(shí)現(xiàn)了JTAG芯片設(shè)計(jì)。首先建立了基于Verilog的JTAG軟核的RTL級模型,之后又實(shí)現(xiàn)了JTAG軟核的邏輯綜合和版圖設(shè)計(jì)。 本文的主要工作分為如下幾個(gè)部分: (1)邊界掃描技術(shù)的研究; (2)JTAG的Verilog模型的建立
4、與驗(yàn)證; (3)JTAG軟核的邏輯綜合; (4)JTAG版圖設(shè)計(jì)。 設(shè)計(jì)結(jié)果表明整個(gè)邊界掃描測試系統(tǒng)工作完好,符合設(shè)計(jì)目標(biāo)。 本文的特點(diǎn)是緊扣IEEE1149.1標(biāo)準(zhǔn),并對JTAG進(jìn)行RTL級建模和仿真以及首次對JTAG指令進(jìn)行了分析,得出JTAG軟核的基礎(chǔ)測試滿足設(shè)計(jì)要求;并以JTAG芯片的整個(gè)設(shè)計(jì)流程為主線,研究和討論了JTAG芯片的設(shè)計(jì)思路與方法以及ASIC芯片設(shè)計(jì)中的關(guān)鍵技術(shù)。本文的創(chuàng)新點(diǎn)在于完整
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于C-JTAG的軟核研究.pdf
- 在線測試中應(yīng)用JTAG技術(shù)的研究.pdf
- 8位CPU軟核設(shè)計(jì)與應(yīng)用研究.pdf
- 專用動(dòng)態(tài)測試系統(tǒng)控制軟核的設(shè)計(jì).pdf
- 80C51 IP軟核測試與應(yīng)用技術(shù)研究.pdf
- JTAG的設(shè)計(jì)與研究.pdf
- SOC設(shè)計(jì)中IP核的測試方法與應(yīng)用.pdf
- 整數(shù)DCT變換IP軟核設(shè)計(jì)與驗(yàn)證.pdf
- 基于Nios Ⅱ軟核的網(wǎng)絡(luò)延遲器的設(shè)計(jì)與應(yīng)用研究.pdf
- 基于JTAG的嵌入式硬件測試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于SoC的IP軟核設(shè)計(jì)與驗(yàn)證.pdf
- 功能驗(yàn)證和MCU軟核測試技術(shù)的研究.pdf
- 基于JTAG接口電路測試系統(tǒng)的上位機(jī)軟件設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于JTAG的芯片測試系統(tǒng)研究.pdf
- 基于JTAG的基帶芯片可測試性結(jié)構(gòu)的設(shè)計(jì).pdf
- USB接口引擎的軟核設(shè)計(jì)與FPGA兌現(xiàn).pdf
- 基于JTAG在線應(yīng)用系統(tǒng)的研究與實(shí)現(xiàn).pdf
- 多核架構(gòu)下JTAG調(diào)試的研究與設(shè)計(jì).pdf
- 基于JTAG的芯片互連測試技術(shù)的研究與實(shí)現(xiàn).pdf
- 4位MCU VERILOG軟核設(shè)計(jì).pdf
評論
0/150
提交評論