版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、在現(xiàn)代數(shù)字通信系統(tǒng)中信道編譯碼技術(shù)已經(jīng)成為通信系統(tǒng)保證信息傳輸可靠性的重要手段之一。Turbo碼自發(fā)明以來就因其優(yōu)異的性能成為信道編碼領(lǐng)域的研究熱點,并且目前已經(jīng)被廣泛應(yīng)用于深空通信、衛(wèi)星通信以及移動通信系統(tǒng)之中。而Turbo編譯碼技術(shù)應(yīng)用的重要基礎(chǔ)是Turbo編譯碼器芯片實現(xiàn)。隨著通信技術(shù)的不斷發(fā)展,通信業(yè)務(wù)對數(shù)據(jù)吞吐率的要求越來越高,為了滿足高速數(shù)據(jù)通信的要求,必須研究具有高速處理能力的Turbo編譯碼器硬件實現(xiàn)方案。
2、 Turbo譯碼算法中的迭代遞歸計算是影響Turbo譯碼器吞吐率的關(guān)鍵要素。除了可以通過提高芯片工作頻率來提高譯碼吞吐率,還需要研究并行譯碼結(jié)構(gòu)及其實現(xiàn)方案。并行譯碼通過對接收的譯碼數(shù)據(jù)進行分塊并送入多個譯碼核心同時處理,以有效降低譯碼時延,提高譯碼吞吐率性能。由于Turbo譯碼算法中遞歸運算的存在,數(shù)據(jù)分塊處理時容易導致性能損失,為了減小或避免性能損失,常用方法是為每一個數(shù)據(jù)分塊引入冗余比特或者存儲遞歸運算初始值,前者會降低譯碼計算效
3、率,后者將帶來額外的存儲器占用。分塊歸零處理的Turbo碼通過在編碼端通過分塊處理及歸零處理,從編碼構(gòu)造上使得對應(yīng)的Turbo碼字具有適應(yīng)并行分塊譯碼處理的碼字結(jié)構(gòu)特性,以一定的編碼效率損失為代價,可以避免在譯碼端執(zhí)行分塊并行譯碼時在分塊間設(shè)置重疊冗余比特以避免譯碼性能損失。本論文的主要研究內(nèi)容是在FPGA平臺上實現(xiàn)基于分塊歸零處理的Turbo碼編譯碼器。
論文首先對分塊歸零處理Turbo碼方案與3GPP-LTE系統(tǒng)Tur
4、bo碼添加冗余比特并行譯碼方案進行相關(guān)的對比仿真,以驗證該編碼方案的性能。相關(guān)性能仿真表明,分塊歸零編碼處理的Turbo碼性能與傳統(tǒng)Turbo譯碼性能一致。論文還對譯碼器所實現(xiàn)的并行滑窗譯碼算法以及IHDA停止迭代特性進行仿真,驗證分塊譯碼算法的性能以及譯碼器設(shè)計方案的可行性。然后根據(jù)仿真的并行滑窗譯碼算法,對分塊歸零處理Turbo碼的譯碼器進行設(shè)計,并完成了功能驗證。最后,論文將設(shè)計的編譯碼器以FPGA為載體進行實現(xiàn),并對相關(guān)資源消耗
5、、吞吐率性能和誤碼率性能進行分析。
論文相關(guān)研究表明,分塊歸零編碼處理的Turbo碼碼字具有適合并行譯碼的內(nèi)在結(jié)構(gòu)特性,其對應(yīng)的并行譯碼器在具體實現(xiàn)時有兩個優(yōu)點:首先無需在相鄰分塊間考慮重疊比特以保證誤碼性能,這使得每一個SISO譯碼單元所需要處理的數(shù)據(jù)長度得到減少,有助于提高短碼塊長時的譯碼吞吐率。其次,分塊歸零處理也使得譯碼單元內(nèi)部的狀態(tài)度量初始值為一個確定值,從而使得各個SISO之間的譯碼更加獨立,減少了因SISO之
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 純整數(shù)運算分塊并行Turbo編譯碼器的FPGA設(shè)計.pdf
- LTE系統(tǒng)Turbo編譯碼器的設(shè)計與FPGA實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器實現(xiàn).pdf
- Turbo碼編譯碼器的研究與FPGA實現(xiàn).pdf
- Turbo碼編譯碼器FPGA實現(xiàn)的研究.pdf
- 卷積Turbo碼編譯碼器FPGA實現(xiàn)的研究.pdf
- 基于LTE系統(tǒng)Turbo碼編譯碼器的FPGA設(shè)計與實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器設(shè)計.pdf
- 純整數(shù)LOG-MAP Turbo編譯碼器FPGA實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器的硬件實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器研發(fā).pdf
- Turbo碼編譯碼器的研究與實現(xiàn).pdf
- 基于FPGA的Turbo碼編譯碼器研究.pdf
- Turbo碼譯碼器設(shè)計及其FPGA實現(xiàn).pdf
- 一種新型并行Turbo編譯碼器的FPGA實現(xiàn).pdf
- LDPC碼高效編譯碼器設(shè)計與FPGA實現(xiàn).pdf
- 高速LDPC編譯碼器的設(shè)計與FPGA實現(xiàn).pdf
- rs系列編譯碼器的設(shè)計與fpga實現(xiàn)
- Turbo碼編譯碼器的研究及DSP實現(xiàn).pdf
- 基于HSPA的并行Turbo編譯碼器設(shè)計.pdf
評論
0/150
提交評論