2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩73頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

1、隨著半導體技術的發(fā)展和計算機技術的發(fā)展,通過電腦輔助設計來幫助完成半導體的生產(chǎn),設計和研究,越來越成為一個重要的手段。本文通過Silvaco的TCAD(Technology Computer Aided Design)工具,利用TCAD內(nèi)建的半導體器件制造工藝仿真模塊和器件性能仿真模塊,以及圖形化的分析工具,對一個應用于的BCD(Biplor-CMOS-DMOS)工藝下的參考LDMOS(Lateral Double-Diffused M

2、OS,橫向雙重擴散場效應管)器件的源漏擊穿電壓的各結構及其尺寸,位置等制造參數(shù)在工藝仿真模塊內(nèi)進行調(diào)試和優(yōu)化,在器件性能仿真模塊內(nèi)進行性能測試,并通過圖形化器件參數(shù)分析軟件分析其體內(nèi)電場,以觀察各種工藝變化對擊穿電壓的變化。本文完成過程中,作者通過TCAD軟件的幫助,并在研究了各種最新的應用于LDMOS提高源漏擊穿電壓的結構參數(shù)和設計理論后,實現(xiàn)了在標準P型襯底和漂移區(qū)長度75微米之下,以不改變該器件原有可兼容于BCD工藝的最終參數(shù)和結

3、構,將原器件的700V+的源漏擊穿電壓提高到了1200V以上的源漏擊穿電壓。著重探討的部分為在不改變器件的工藝兼容性如襯底濃度,源漏摻雜濃度和擴散時間等情況下,運用Resurf理論(Reduced Surface Field,降低表面場)和Double Resurf理論,對源漏擊穿電壓主要的決定因素如外延層厚度,濃度,P-top(場限環(huán))和場極板的結構等對擊穿電壓的影響進行的分析和探討。本文同時展示了在TCAD內(nèi)工藝仿真和器件仿真一個L

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論