片上網(wǎng)絡(luò)布局后低功耗設(shè)計方法研究.pdf

1、隨著超大規(guī)模集成電路(VLSI)技術(shù)的發(fā)展，CMOS技術(shù)進(jìn)入納米級別，一個芯片上集成的組件越來越多，片上網(wǎng)絡(luò)(Network-on-Chip NoC)架構(gòu)因能解決復(fù)雜多模塊之間通信問題而逐漸被人們作為取代傳統(tǒng)基于互聯(lián)線點對點通信架構(gòu)。但隨之也帶了一些新挑戰(zhàn)，其中功率消耗問題是今年越來越熱的研究課題。
　　 本文研究了片上網(wǎng)絡(luò)低功耗設(shè)計方法，并且充分利用平臺設(shè)計的思想，在COSI-OCC平臺上實現(xiàn)了整個功率優(yōu)化流程，大大縮短了片上

2、網(wǎng)絡(luò)設(shè)計，綜合和驗證的時間。
　　 片上網(wǎng)絡(luò)架構(gòu)中功率消耗主要分為兩個部分：互聯(lián)線上功耗和路由器上的功耗。本文首先在COS-OCC平臺上實現(xiàn)整個片上網(wǎng)絡(luò)設(shè)計流程，包括布圖規(guī)劃，映射，綜合三個過程，其中拓?fù)洳捎胢esh結(jié)構(gòu)。然后我們在布圖規(guī)劃和布局設(shè)計之后，采用增量式方法對片上網(wǎng)絡(luò)關(guān)鍵路徑上的互聯(lián)線線長進(jìn)行優(yōu)化，在滿足芯片性能基礎(chǔ)上對芯片上的路由器進(jìn)行合并，以此來降低片上功率消耗，同時將這兩個優(yōu)化過程集成到平臺上，迭代的對功耗進(jìn)行

3、優(yōu)化，獲得最優(yōu)的功耗優(yōu)化結(jié)果。
　　 一方面，本文充分利用COSI平臺前期布局的結(jié)果，并考慮路由器大小對芯片布局結(jié)果的影響，對整個布局采用TCG布圖表示法表示，然后提出了基于混合整數(shù)線性規(guī)劃算法的以功耗和面積為優(yōu)化目標(biāo)的低功耗優(yōu)化方法，在布局后階段對關(guān)鍵路徑上路由器位置進(jìn)行移動調(diào)整來降低通信互聯(lián)線長度，從而降低互聯(lián)線上功耗。
　　 另一方面，在滿足帶寬和時延限制的條件下，我們知道通過增加路由器的輸入輸出端口數(shù)比增加路由器