半導體芯片最終測試多階段可重入調度優(yōu)化仿真研究.pdf

1、半導體生產線技術工藝復雜，設備數量及類型繁多，并行與串行加工共存，且具有明顯的可重入特性，即工件在加工工藝的不同階段多次重復訪問同一加工設備或者設備組。半導體生產線最終測試階段，作為半導體生產線中重要的一部分，具有上述所有特點。如何對整條或部分半導體生產線進行建模與優(yōu)化，已成為學術界和工業(yè)界亟需解決的問題。
　　傳統(tǒng)的運籌學方法和啟發(fā)式方法難以求解這類復雜的調度問題，而隨著計算機仿真技術的發(fā)展，仿真建模逐步成為解決復雜問題的強大工

2、具。本文正是借助ExtendSim仿真平臺，對半導體芯片最終測試多階段可重入(Final Testing with MultistageRe-entry，FTMR)調度問題進行建模與優(yōu)化。
　　本文針對半導體芯片最終測試階段可重入調度問題目前的相關研究理論和方法進行總結歸納，并在已有研究的基礎上提出半導體芯片FTMR物理模型和數學模型，給出用于解決此類問題的緩沖區(qū)-時間(Buffer-Time，B-T)派工規(guī)則；依據物理模型和數學

3、模型搭建了ExtendSim仿真模型，并對半導體芯片測試中常用的投料策略和派工規(guī)則進行分析比較，并利用軟件內置遺傳算法(Genetic Algorithm，GA)對仿真結果進行優(yōu)化；接著介紹了嵌套分區(qū)算法(Nested Partition Algorithm，NPA或NP算法)的基本原理，并結合半導體芯片FTMR的特征和ExtendSim仿真軟件的特點，構建了ExtendSim軟件的嵌套分區(qū)算法模塊；論文最后比較了遺傳算法和嵌套分區(qū)算法