低壓、低功耗、多觸發(fā)點(diǎn)低壓禁止電路的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、該論文圍繞著應(yīng)用于MCU中的多電源電壓監(jiān)視/復(fù)位控制電路進(jìn)行了設(shè)計(jì)與研究(這里又被稱為低壓禁止電路LowVoltageInhibit，簡(jiǎn)稱LVI)。此低壓禁止電路LVI的性能直接決定著MCU的安全性、可靠性和穩(wěn)定性。它的設(shè)計(jì)難點(diǎn)主要在于：采用0.5um標(biāo)準(zhǔn)CMOS數(shù)字工藝，在大的溫度應(yīng)用范圍(-40℃～140℃)、低的功耗要求(PLV1≤100μA)下，實(shí)現(xiàn)對(duì)5V、3.3V、3V、2.4V和2V五組電源電壓的實(shí)時(shí)監(jiān)控。論文完成了從最初的

2、功能定義、結(jié)構(gòu)選擇、模擬仿真到版圖制作與驗(yàn)證的全部設(shè)計(jì)工作。 具體的研究?jī)?nèi)容如下： 根據(jù)LVI電路的功能描述和設(shè)計(jì)指標(biāo)，劃分電路為五個(gè)具有相對(duì)獨(dú)立功能的電路模塊：CMOS電流參考電路模塊currentref、帶隙基準(zhǔn)電壓參考電路模塊bandgap、閾值電壓選擇比較電路模塊lt、輸出緩沖電路模塊buffer以及5組電源電壓選擇解碼電路模塊decoder；利用Mica精確Spice模擬器對(duì)電路中的各個(gè)模塊進(jìn)行模擬驗(yàn)證，調(diào)整電

3、路結(jié)構(gòu)與參數(shù)，滿足設(shè)計(jì)要求；利用Nanosim快速Spice模擬器分析電路的各種功耗，驗(yàn)證低功耗的設(shè)計(jì)指標(biāo)；利用Virtuoso工具完成了對(duì)整個(gè)LVI電路的版圖設(shè)計(jì)，并分別通過Hercules和Dracula工具執(zhí)行了對(duì)電路版圖的DRC、ERC和LVS驗(yàn)證，從而最終實(shí)現(xiàn)了一個(gè)符合電路各方面設(shè)計(jì)要求的低壓禁止電路LVI。該項(xiàng)目為Freescale強(qiáng)芯(天津)集成電路公司與天津大學(xué)ASIC設(shè)計(jì)中心的合作項(xiàng)目。該項(xiàng)目的順利完成為確保電源設(shè)備和