SRAM時序單元設計及驗證.pdf

1、存儲器作為一種極其重要的集成電路產品,歷來被稱為集成電路工藝發(fā)展的驅動器.在所有的IC產品中集成度和工藝水平最高,應用也最廣泛.速度和功耗是衡量存儲器產品性能的重要參數(shù).因而,大容量、高速度和低功耗的存儲器電路成為設計的主流.本文首先對存儲器電路的工作原理及各部分模塊電路的結構特點進行了綜述;然后,論文針對目前大規(guī)模SRAM高速度,低功耗的設計要求,設計了SRAM存儲單元電路及其外圍電路中的靈敏放大器電路和二級地址譯碼器電路,并對這些電

2、路進行模擬.結果表明設計具有面積小、滿足時序、降低功耗,減小串擾等特點;第三,本文對大容量,高速SRAM的全芯片功能、時序驗證方法加以改進.編寫了可自動生成測試文件的PERL程序,解決了時序驗證中測試文件手工編寫困難的技術問題;使用形式驗證的方法,借助特殊的symbolic算法及相應的EDA工具,解決了存儲器電路功能測試中仿真時間過長且窮盡測試難以實現(xiàn)的技術問題,并給出了相應的實驗數(shù)據(jù),得到1R1W的SRAM,7個時鐘周期測試,測試覆蓋