SRAM抗SEU加固單元設(shè)計與ECC編碼實現(xiàn).pdf

1、納米技術(shù)的實現(xiàn)使半導(dǎo)體電路與系統(tǒng)的應(yīng)用更加普遍，并向著大規(guī)模、高速、小面積發(fā)展。但是這種趨勢也使得集成電路易受到輻射產(chǎn)生的軟錯誤影響。由單粒子輻射引起的存儲信息丟失或功能失效稱為單粒子效應(yīng)。集成電路的工藝尺寸不斷減小使多位翻轉(zhuǎn)越來越普遍和復(fù)雜，這在主流工藝下的存儲器中尤為突出。作為芯片中瞬時干擾最敏感的部分，靜態(tài)隨機存儲器在核技術(shù)、航天與關(guān)鍵的民用領(lǐng)域中的抗輻照已必不可少。
　　本文深入研究了SRAM存儲單元中的單粒子翻轉(zhuǎn)效應(yīng)及其

2、抗輻射加固設(shè)計方法。著重分析了輻照作用機理以及單粒子輻射的TCAD仿真建模，運用Sentaurus仿真軟件通過器件模型與電路模型混合仿真的方法，驗證SRAM單元敏感節(jié)點對應(yīng)的NMOS與PMOS對單粒子輻射的敏感程度。通過改變輻射參數(shù)，研究了不同LET值，入射位置與入射角度對SRAM的單粒子翻轉(zhuǎn)的影響。
　　針對SRAM中普遍的單粒子翻轉(zhuǎn)效應(yīng)，通過對敏感區(qū)域電荷收集的分析與合理的電路設(shè)計，本文基于RHBD技術(shù)提出交錯連接結(jié)構(gòu)、讀寫分

3、離結(jié)構(gòu)與隔離結(jié)構(gòu)三種抗SEU加固存儲單元。在加固設(shè)計中，各加固存儲單元均在商用CMOS工藝線下實現(xiàn)以降低設(shè)計成本。通過混合仿真，分析各單元對單粒子輻射引起的翻轉(zhuǎn)效應(yīng)的抵抗能力，得到三種抗 SEU加固存儲單元能夠分別在173.8MeV-cm2/mg、164.2MeV-cm2/mg、135.2MeV-cm2/mg的輻照量下自行恢復(fù)單個節(jié)點發(fā)生的單粒子翻轉(zhuǎn)。通過對加固單元中多個敏感節(jié)點加入單粒子輻射，仿真加固單元在不同條件下抵抗結(jié)構(gòu)中多個敏感

4、節(jié)點同時發(fā)生單粒子翻轉(zhuǎn)的能力。得到三種結(jié)構(gòu)對于多節(jié)點翻轉(zhuǎn)的不同抵抗能力，隔離結(jié)構(gòu)的抗多節(jié)點SEU的LET值為77.3MeV-cm2/mg。結(jié)果表明設(shè)計的三種結(jié)構(gòu)單粒子翻轉(zhuǎn)閾值有較大提升。
　　針對SRAM中的MBU效應(yīng)，基于ECC思想本文研究并設(shè)計了適合SRAM的RS碼實現(xiàn)過程以降低MBU對SRAM的影響。用Verilog HDL設(shè)計實現(xiàn)其編譯碼過程，通過差錯注入的方法在Modelsim上仿真了功能的正確性，通過一系列仿真，驗證S