版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、空間技術(shù)的發(fā)展對高性能的集成電路芯片提出了抗輻照加固設(shè)計的新要求,以實現(xiàn)空間集成電路能夠在復(fù)雜的輻射環(huán)境中正常工作。靜態(tài)隨機存取存儲器作為集成電路芯片中重要的數(shù)據(jù)存取部件,主要由存儲單元陣列和外圍電路組成,由于其自身的敏感性和在芯片中占據(jù)著較大的版圖面積,在輻射環(huán)境中極易受到空間輻射效應(yīng)的影響,尤其是對單粒子效應(yīng)中的SEL、SEU和SET效應(yīng)最為敏感。這幾種單粒子效應(yīng)在 SRAM電路中引起的錯誤將導(dǎo)致空間電子系統(tǒng)無法正常工作,甚至造成整
2、個系統(tǒng)無法恢復(fù)的損傷。
本文基于一款微處理器芯片中對SRAM抗輻照性能指標(biāo)的要求,在對單粒子效應(yīng)進行了深入研究的基礎(chǔ)上,以全定制的設(shè)計方法設(shè)計實現(xiàn)了一款容量為512x32bits、具有良好抗單粒子效應(yīng)的SRAM。在抗輻照SRAM的設(shè)計實現(xiàn)中,本文從以下幾個方面做了相應(yīng)的工作,并且取得了一定的研究成果,具體如下:
首先,概括了輻射效應(yīng)對空間電子系統(tǒng)的影響,討論了SRAM抗輻照加固設(shè)計在抗輻照芯片設(shè)計中的重要性,并根據(jù)相
3、關(guān)研究總結(jié)了對SRAM影響最為嚴(yán)重的三種單粒子效應(yīng),即SEL、SEU和SET效應(yīng)。
其次,對SRAM的一般電路結(jié)構(gòu)和基本工作原理進行了深入的研究,分析當(dāng)前常用存儲單元的優(yōu)缺點,選擇雙模冗余的DICE結(jié)構(gòu)存儲單元作為本設(shè)計中SRAM的基本存儲單元。在版圖設(shè)計過程中制定了抗輻照版圖設(shè)計規(guī)則,在版圖級實現(xiàn)SRAM的抗輻照性能。提出了DICE存儲單元的豎式布局的版圖結(jié)構(gòu),增加了敏感節(jié)點對之間的間距,進一步提高了存儲單元的抗SEU性能。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 一款基于DICE單元的讀寫分離抗輻照SRAM設(shè)計與實現(xiàn).pdf
- 65nm SRAM的設(shè)計.pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 65nm工藝下一種新型MBU加固SRAM的設(shè)計與實現(xiàn).pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計.pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 應(yīng)用于Cache的65nm高速SRAM設(shè)計.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計.pdf
- 65nm高性能SRAM體系架構(gòu)及電路實現(xiàn).pdf
- 一款基于SRAM的FPGA器件設(shè)計.pdf
- 基于65nm SRAM的低失調(diào)靈敏放大器的分析與設(shè)計.pdf
- 基于65nm技術(shù)平臺的低功耗嵌入式SRAM設(shè)計.pdf
- 基于65nm工藝的256Bit eFuse設(shè)計.pdf
- 一款高性能3D SRAM的設(shè)計與實現(xiàn).pdf
- 基于65nm體硅CMOS的8管鎖存器抗輻射版圖加固技術(shù)研究.pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計.pdf
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 65nm工藝下MOSFET的總劑量輻照效應(yīng)及加固研究.pdf
- 一款基于40nm工藝的ASIC芯片的物理設(shè)計.pdf
評論
0/150
提交評論