

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、靜態(tài)隨機存儲器(SRAM)作為微處理器和SoC芯片中的重要組成部件,被廣泛應用于航天電子系統(tǒng)中。特殊的空間環(huán)境,給航天電子系統(tǒng)帶來了各種輻射效應,這些輻射效應是導致航天電子系統(tǒng)失效的主要原因。SRAM由于較小的臨界電荷,使其很容易受到輻射效應影響,亟需抗輻射加固設計。隨著我國航天事業(yè)的進一步發(fā)展,對抗輻射集成電路的性能以及可靠性等指標提出了新的要求,使用更小的工藝尺寸來提高性能是必然的發(fā)展趨勢。隨著工藝尺寸的縮減,時鐘頻率增加,電源電壓
2、降低,給SRAM的抗輻射加固帶來了新的挑戰(zhàn)。首先,隨著電源電壓降低,電路的臨界電荷值下降,SRAM存儲單元更容易翻轉。其次,隨著電路的集成度增加,輻射引發(fā)SRAM多位翻轉(MBU)的概率增加,使得傳統(tǒng)加固存儲單元面臨失效。另外,隨著時鐘頻率增加,組合邏輯的單粒子瞬態(tài)(SET)導致的軟錯誤越來越嚴重,SRAM存儲單元的外圍組合邏輯模塊必須進行相應的加固設計。
本研究主要內(nèi)容包括:⑴對傳統(tǒng)加固存儲單元對MBU敏感的問題進行分析,提
3、出一種新型抗MBU的存儲單元結構。該結構通過加入隔離管增加敏感節(jié)點的抗翻轉的能力,并通過精心的版圖布局隔離了敏感節(jié)點對。模擬結果表明該結構有較好的抗MBU性能。并從靜態(tài)噪聲容限、抗輻射性能以及讀寫速度三個方面進行考慮,基于理論分析與實驗模擬,研究隔離管的尺寸對這些性能的影響以及如何選擇一個合理的尺寸。⑵對存儲單元中的外圍電路提出了相應的加固設計方法。本文采用源級隔離的加固方法設計了一種抗輻射靈敏放大器。TC AD模擬結果表明,該加固方法
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm工藝下一種新型單粒子多瞬態(tài)測試系統(tǒng)的研究與設計.pdf
- 基于65nm工藝新型SRAM存儲單元設計.pdf
- 65nm SRAM的設計.pdf
- 基于65nm CMOS工藝的高速SRAM設計.pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 一款基于65nm體硅工藝的抗輻照SRAM的設計與實現(xiàn).pdf
- 65nm高性能SRAM體系架構及電路實現(xiàn).pdf
- 應用于Cache的65nm高速SRAM設計.pdf
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術的研究.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設計.pdf
- 基于65nm技術平臺的低功耗嵌入式SRAM設計.pdf
- 基于65nm SRAM的低失調靈敏放大器的分析與設計.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 一種新型抗輻照SRAM的設計與驗證.pdf
- 一種低功耗SRAM的設計與實現(xiàn).pdf
- 65nm工藝下MOSFET的總劑量輻照效應及加固研究.pdf
- 65nm工藝DICE存儲單元的SEU機理分析與加固技術研究.pdf
- 基于65nm工藝的256Bit eFuse設計.pdf
- 65nm SoC芯片低功耗設計的物理實現(xiàn).pdf
- 基于65nm工藝的Rijndael加密算法ASIC設計.pdf
評論
0/150
提交評論