抗輻射加固SRAM設(shè)計(jì).pdf

1、隨著集成電路的高速發(fā)展，存儲器占據(jù)越來越重要的地位。其中，靜態(tài)隨機(jī)存儲器（SRAM）因其速度快、功耗低已被廣泛應(yīng)用于各種高速存儲器中。同時(shí)，SRAM在各類航天器件的電路系統(tǒng)中也有著更為廣泛的應(yīng)用。在空間輻射環(huán)境中，SRAM會嚴(yán)重受到單粒子翻轉(zhuǎn)效應(yīng)、單粒子閂鎖效應(yīng)、總劑量效應(yīng)等的影響。因此，航天用到的SRAM不僅要保證其本身的特性，還應(yīng)該具備更好的抗輻射性能。
　　本課題源于航天某項(xiàng)目，對其中所需SRAM，進(jìn)行了抗輻射加固性能的設(shè)計(jì)

2、。SRAM中最重要的部分是存儲單元，首先對標(biāo)準(zhǔn)6管SRAM存儲單元的性能和多種具有抗輻射性能的存儲單元電路設(shè)計(jì)進(jìn)行了分析，設(shè)計(jì)出能夠符合項(xiàng)目指標(biāo)要求，且具有抗輻射性能的SRAM存儲單元。以存儲單元為核心，設(shè)計(jì)具有一定抗輻射性能的外圍電路，構(gòu)成完整的SRAM設(shè)計(jì)。在電路設(shè)計(jì)的基礎(chǔ)上實(shí)現(xiàn)物理版圖。著重版圖的抗輻射加固方法，以提高抗單粒子性能。然后使用star-RCXT提取版圖的帯寄生參數(shù)的網(wǎng)表，和使用Hspice與 Spectre兩個(gè)仿真軟

3、件進(jìn)行仿真驗(yàn)證，完成對SRAM的功能和性能的檢查驗(yàn)證，以此來滿足設(shè)計(jì)指標(biāo)。
　　本文的重點(diǎn)在于兩個(gè)方面。一方面是著重在版圖上對SRAM進(jìn)行抗輻射加固的設(shè)計(jì)。在版圖中，（1）通過增加阱或襯底接觸的保護(hù)環(huán)、保護(hù)帯；（2）增加阱或襯底接觸上的通孔（CT）孔的數(shù)量；（3）拉大 N型金屬氧化物半導(dǎo)體（NMOS）和P型金屬氧化物半導(dǎo)體（PMOS）的距離等多種加固措施加固措施，使 SRAM具有很好的抗單粒子效應(yīng)（SEE）的能力。另一方面是設(shè)計(jì)糾

4、檢錯(cuò)碼（EDAC）電路，采用漢明碼的編碼方式，具有糾一檢二的工作方式，能夠具有更好的抗單粒子翻轉(zhuǎn)（SEU）效應(yīng)的能力。而 EDAC的版圖是由具有抗輻射性能的單元庫的基本邏輯單元拼接構(gòu)成。
　　本項(xiàng)目是基于中芯國際（SMIC）的130nm工藝，使用 candance工具進(jìn)行的設(shè)計(jì)。通過與某商用SRAM相比，較商用的讀寫時(shí)間慢2秒鐘左右。而在抗單粒子效應(yīng)方面，通過單粒子仿真軟件，模擬金（Au）粒子入射存儲單元，得到的結(jié)果顯示無閂鎖效應(yīng)