光刻規(guī)則物理驗證工具實現(xiàn).pdf

1、隨著IC制造技術(shù)的迅猛發(fā)展，芯片的特征尺寸不斷的縮小，越來越多的分辨率提高技術(shù)(RET)被用于研磨版的制造，這些技術(shù)大大提高了研磨版的復(fù)雜度，也增加了版圖物理驗證的難度，在65nm及更先進的工藝中，傳統(tǒng)的物理驗證規(guī)則已經(jīng)無法保證最終的良率。 因此，在整個設(shè)計流程中需要加入光刻規(guī)則驗證。光刻規(guī)則驗證主要是為了保證經(jīng)過RET修正后的版圖，經(jīng)過曝光后，wafer上的圖形的變形和設(shè)計版圖在一定允許的范圍之內(nèi)。 本文中，我們采用現(xiàn)

2、有的Synopsys Hercules物理驗證工具，利用物理驗證工具的圖形處理能力和版圖模擬能力，實現(xiàn)了所有的光刻規(guī)則。并且基于實際的chip，分析了光刻規(guī)則在實際設(shè)計流程中的瓶頸：1)運行時間長，版圖模擬時間長2)內(nèi)存消耗大。 本文，對于這兩個瓶頸，本文提出利用測試矢量的方式，在設(shè)計版圖的關(guān)鍵尺寸和關(guān)鍵區(qū)域插入測試矢量，并且只模擬這些區(qū)域的版圖，以減少版圖模擬的時間，優(yōu)化了整個光刻規(guī)則的實現(xiàn)。 對于運行時間的優(yōu)化，本文