深亞微米下高速脈沖壓縮芯片的物理實(shí)現(xiàn)與驗(yàn)證.pdf

1、集成電路規(guī)模的不斷擴(kuò)大、集成工藝技術(shù)的不斷進(jìn)步，對集成電路的設(shè)計(jì)方法提出了更高要求。在深亞微米工藝下，由于互連延時(shí)在總延時(shí)中所占的比重加大，連線間距及供電電壓的減小，時(shí)序、信號完整性問題已成為影響集成電路后端設(shè)計(jì)的主要因素。對于超大規(guī)模電路，迫切需要一個(gè)簡單、可重復(fù)、可預(yù)設(shè)定的后端設(shè)計(jì)流程。 本文基于一種應(yīng)用于數(shù)字濾波的脈沖壓縮芯片的物理設(shè)計(jì)，首先論述了深亞微米下超大規(guī)模集成電路物理設(shè)計(jì)的特點(diǎn)和基本設(shè)計(jì)流程；其次，詳細(xì)介紹了布局

2、規(guī)劃、布局、時(shí)鐘樹綜合和布線等物理設(shè)計(jì)中的四個(gè)主要步驟，文中給出了脈沖壓縮芯片使用SE進(jìn)行物理設(shè)計(jì)四個(gè)階段的原理和詳細(xì)流程，同時(shí)討論了可能遇到的問題及解決方法，歸納總結(jié)出設(shè)計(jì)中需要遵循的規(guī)律；最后，論文探討了深亞微米工藝設(shè)計(jì)中的各類物理效應(yīng)。采用0．35um Mixed Signal2P4M Polycide工藝設(shè)計(jì)的脈沖壓縮芯片面積為9．95×11．05 m㎡，最高頻率達(dá)到100MHz，功耗為1．5W，各項(xiàng)技術(shù)指標(biāo)達(dá)到設(shè)計(jì)要求，并已完