百萬門級SOC芯片深亞微米物理設(shè)計的方法.pdf

1、集成電路技術(shù)一直在迅猛發(fā)展，如今已經(jīng)步入超大規(guī)模集成(VLSI)，深亞微米(DSM)工藝時代，而系統(tǒng)級芯片的設(shè)計已經(jīng)成為業(yè)界熱點。而伴隨著特征尺寸逐漸縮小，集成度和規(guī)模的不斷提高，各種寄生效應(yīng)對芯片性能的影響也越來越嚴重，甚至造成設(shè)計的失敗。芯片的物理設(shè)計在電源，時序，信號完整性方面都將面臨著巨大的挑戰(zhàn)。如果仍使用傳統(tǒng)物理設(shè)計流程，耗時長且可能難以達到設(shè)計收斂，必須探索新的設(shè)計方法學(xué)來加速設(shè)計進程，保證芯片物理設(shè)計的質(zhì)量。
　　本

2、文在研究和闡述深亞微米條件下超大規(guī)模系統(tǒng)級芯片的物理設(shè)計的方法的同時，基于CADENCEENCOUNTER平臺實現(xiàn)了一款五百萬門的商用多媒體芯片的物理設(shè)計。文中詳細的介紹了SOC芯片物理設(shè)計實施過程中的全局定義，電源規(guī)劃，宏單元和標準單元的布局，時鐘樹綜合，布線，時序優(yōu)化等步驟；深入分析了串擾噪聲，電源壓降，電子遷移，天線效應(yīng)的產(chǎn)生原理及對芯片的危害，并提出相應(yīng)的解決方案；綜合考慮本項目的特點和要求制定了合適的保證芯片時序收斂和低功耗的