混合信號(hào)測(cè)試?yán)碚撛谏a(chǎn)測(cè)試中應(yīng)用的研究.pdf

1、隨著半導(dǎo)體制造和信息技術(shù)等相關(guān)高科技產(chǎn)業(yè)技術(shù)的日趨成熟，在一個(gè)芯片上幾乎可以包含一個(gè)完整的系統(tǒng)(SOC)?？蛻魧?duì)IC芯片的質(zhì)量也提出了更加苛刻的要求，混合信號(hào)IC測(cè)試技術(shù)因此變得異常復(fù)雜和重要。 測(cè)試的目的是檢測(cè)出有缺陷的器件并且獲得改善制造工藝成品率的方法，從而降低器件的制造成本。目前，混合信號(hào)測(cè)試中模擬電路的測(cè)試成本超過(guò)制造成本的30％[1]，令人不安的是其成本還在繼續(xù)升高。自動(dòng)測(cè)試設(shè)備(ATE)因其復(fù)雜性，成本往往十分昂貴

2、，被測(cè)芯片(DUT)在ATE上的測(cè)試時(shí)間越長(zhǎng)，測(cè)試成本就越高。因此在保證測(cè)試精度的前提下，縮短測(cè)試時(shí)間、優(yōu)化測(cè)試方法可大大降低成本，提高生產(chǎn)效益。 本文首先以直流參數(shù)測(cè)試為例對(duì)混合信號(hào)測(cè)試的基本測(cè)試參數(shù)和測(cè)試方法進(jìn)行分析與研究，并給出了一種能夠有效地減少芯片開(kāi)短路測(cè)試時(shí)間的開(kāi)短路測(cè)試方法。然后簡(jiǎn)單介紹了兩種測(cè)試平臺(tái)的系統(tǒng)結(jié)構(gòu)和各自特點(diǎn)，并對(duì)基于DSP的現(xiàn)代混合信號(hào)測(cè)試與傳統(tǒng)模擬測(cè)試做了簡(jiǎn)單的對(duì)比。 本文始終以提高測(cè)試效率

3、為出發(fā)點(diǎn)，以ADC參數(shù)測(cè)試為例，對(duì)混合信號(hào)測(cè)試?yán)碚摵蜏y(cè)試方法進(jìn)行了較為詳細(xì)的介紹與研究，并基于上述測(cè)試?yán)碚撆c測(cè)試方法成功地實(shí)現(xiàn)了電源管理芯片ATLAS測(cè)試平臺(tái)的轉(zhuǎn)換及測(cè)試方法的優(yōu)化。在轉(zhuǎn)換過(guò)程中，還將測(cè)試頭增加到了兩個(gè)，提高了測(cè)試的并行度。通過(guò)平臺(tái)轉(zhuǎn)換，ATLAS芯片的生產(chǎn)測(cè)試時(shí)間從原來(lái)CATALYST測(cè)試平臺(tái)的16秒/粒降低到FLEX測(cè)試平臺(tái)的14秒/兩粒，良品率也從原來(lái)的65％提高到目前的79％，通過(guò)Correlation測(cè)試對(duì)比與