針對(duì)混合信號(hào)測試的高效ATE測試解決方法的研究與實(shí)現(xiàn).pdf

1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展和國內(nèi)消費(fèi)電子市場的不斷成熟,混合信號(hào)類器件市場競爭越來越激烈,控制器件的生產(chǎn)成本成為了取勝重要因素。而測試成本往往占據(jù)了器件生產(chǎn)成本的很大比例。高效的ATE測試方案可以縮短測試時(shí)間,降低測試成本,提高測試質(zhì)量,真實(shí)反映器件測試結(jié)果。為控制器件生產(chǎn)成本提供顯著貢獻(xiàn)?；旌闲盘?hào)類器件測試一般有測試時(shí)間長,并行效率低,模擬信號(hào)易受干擾,測試不穩(wěn)等問題。本論文在對(duì)傳統(tǒng)混合信號(hào)類器件測試方案的分析基礎(chǔ)上,提出了新的測試方案

2、,并將其應(yīng)用于一款混合信號(hào)器件的測試中。新的測試方案充分結(jié)合了J750自動(dòng)測試設(shè)備的特點(diǎn),通過以下兩個(gè)方面改進(jìn)傳統(tǒng)測試方案。
　　一、測試程序優(yōu)化:利用VBT將多項(xiàng)測試同步測試,更新了傳統(tǒng)的PLL和數(shù)模轉(zhuǎn)換器測試方式,減少了測試時(shí)間,提高了測試穩(wěn)定性;
　　二、硬件測試板設(shè)計(jì):通過機(jī)械手等外圍硬件配合,突破傳統(tǒng)多點(diǎn)測試的設(shè)計(jì),測試產(chǎn)能實(shí)現(xiàn)倍增。
　　本論文從測試時(shí)間和成本上證明了新的測試方案可以有效改變混合信號(hào)類器件測