深亞微米VLSI電源-地線網(wǎng)絡(luò)信號(hào)完整性主要問題的算法研究.pdf

1、隨著深亞微米/超深亞微米技術(shù)的發(fā)展，對(duì)高性能、低功耗IC設(shè)計(jì)的需求與日俱增。高性能、低功耗IC設(shè)計(jì)的特點(diǎn)使得晶體管特征尺寸越來越小、芯片功能越來越復(fù)雜、電源供電電壓越來越低。這些新的特點(diǎn)造成電源/地線網(wǎng)絡(luò)規(guī)模巨大且結(jié)構(gòu)復(fù)雜，因此電源/地線信號(hào)完整性成為當(dāng)前深亞微米集成電路物理設(shè)計(jì)中一個(gè)引人注目的關(guān)鍵問題。 電源/地線網(wǎng)中的信號(hào)完整性問題主要由以下噪聲源引起：IR-drop、Ldi/dt-drop、LC振蕩、地反彈和電遷移效應(yīng)，這

2、些效應(yīng)導(dǎo)致電路開關(guān)速度降低，甚至電路功能失效，芯片壽命減短。因此，電源信號(hào)完整性的研究對(duì)芯片能實(shí)現(xiàn)正確的功能有著及其重要的作用： (1)判斷芯片中產(chǎn)生邏輯錯(cuò)誤或邏輯功能失效的具體位置預(yù)測(cè)芯片的性能； (2)為版圖設(shè)計(jì)中布局布線的優(yōu)化奠定基礎(chǔ)，提高整個(gè)芯片的性能。 目前對(duì)電源/地線網(wǎng)絡(luò)的分析驗(yàn)證主要存在以下困難： (1)電源/地線網(wǎng)絡(luò)規(guī)模巨大，有數(shù)百萬(wàn)到上億個(gè)頂點(diǎn)規(guī)模，目前現(xiàn)有的專門的分析工具根本不可能完成

3、全芯片的分析； (2)網(wǎng)絡(luò)存在多個(gè)非線性開關(guān)器件，導(dǎo)致電源/地線網(wǎng)絡(luò)為非線性網(wǎng)絡(luò)，增加了分析的難度； (3)網(wǎng)絡(luò)中電壓和電流的分布依賴于處理器的指令，為動(dòng)態(tài)值。 所以，尋找新的分析方法成為目前電源/地線網(wǎng)絡(luò)研究的熱點(diǎn)。目前，電源/地線網(wǎng)絡(luò)分析主要是在求解速度、計(jì)算精度和CPU占用內(nèi)存三方面進(jìn)行折。本課題圍繞以下幾個(gè)方面展開具體工作： 1.在VLSI電源/地線網(wǎng)絡(luò)物理拓?fù)浣Y(jié)構(gòu)的基礎(chǔ)上，研究了引起電源/地線網(wǎng)

4、絡(luò)中的信號(hào)完整性問題的噪聲源和電源/地線網(wǎng)絡(luò)分析和設(shè)計(jì)的關(guān)鍵問題，研究了電源/地線網(wǎng)絡(luò)等效模型的建構(gòu)。 2.總結(jié)了國(guó)內(nèi)外主要的電源/地線網(wǎng)絡(luò)的分析方法并且比較了各種方法的優(yōu)缺點(diǎn)，可求解節(jié)點(diǎn)數(shù)和計(jì)算速度等。分析了目前分析電源/地線網(wǎng)絡(luò)的信號(hào)完整性主要的幾種方法存在的缺陷。研究了電源/地線網(wǎng)絡(luò)的壓縮和分割的方法，提出了有效的網(wǎng)絡(luò)壓縮的方法，加快分析時(shí)的計(jì)算速度。 3.研究了電源/地線網(wǎng)絡(luò)方程組超大規(guī)模稀疏矩陣的存儲(chǔ)方法，提出

5、采用行索引的一維稀疏存儲(chǔ)結(jié)構(gòu)對(duì)電源/地線網(wǎng)絡(luò)的大規(guī)模稀疏系數(shù)矩陣進(jìn)行壓縮處理，僅存儲(chǔ)了系數(shù)矩陣中的非零元素，無(wú)需存儲(chǔ)零元素，減小了內(nèi)存的需要，提高了計(jì)算速度的提高。 4.在壓縮存儲(chǔ)的基礎(chǔ)上，針對(duì)網(wǎng)絡(luò)本身的特點(diǎn)，提出了改進(jìn)式Krylov-Subspace迭代算法，將BCG與BiCGStab算法引入電源/地線網(wǎng)絡(luò)的分析中，并取得了很好的計(jì)算結(jié)果。實(shí)驗(yàn)數(shù)據(jù)表明本文算法適用于分析規(guī)模日益增大的微處理器中的電源/地線網(wǎng)絡(luò)的靜態(tài)和瞬態(tài)的分析

6、。 5.深入研究了隨機(jī)游走算法在電源/地線網(wǎng)絡(luò)中的應(yīng)用，對(duì)電源/地線網(wǎng)絡(luò)進(jìn)行了靜態(tài)分析進(jìn)行了大量的模擬。提出了利用網(wǎng)絡(luò)的拓?fù)涞奶攸c(diǎn)，將電源/地線網(wǎng)絡(luò)簡(jiǎn)化和壓縮，加快了超大規(guī)模電路的靜態(tài)分析速度。在瞬態(tài)分析中，針對(duì)隨機(jī)游走算法中的缺點(diǎn)，提出部分隨機(jī)游走方法；根據(jù)在電源/地線網(wǎng)絡(luò)瞬態(tài)分析中隨機(jī)游走算法具有區(qū)域特性，提出分塊計(jì)算；提出新的游走結(jié)束判定方法和提出鏈表加速方法。實(shí)驗(yàn)結(jié)果證明改進(jìn)隨機(jī)游走算法完全可以應(yīng)用于VLSI或ULSI的