版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著集成電路工藝技術(shù)的進(jìn)步,特征尺寸的縮小,工作電壓的降低,集成密度的提高和互連線(xiàn)以及標(biāo)準(zhǔn)單元之間間距的減小,深亞微米工藝下的物理效應(yīng)變得非常嚴(yán)重而無(wú)法再被忽略,而這些物理效應(yīng)給集成電路的數(shù)據(jù)保護(hù)帶來(lái)了很多挑戰(zhàn),尤其是:(1)輻照環(huán)境下,單粒子翻轉(zhuǎn)效應(yīng)和單粒子瞬時(shí)脈沖效應(yīng)對(duì)于深亞微米工藝下集成電路的影響;(2)面向全局連接的片上總線(xiàn)數(shù)據(jù)傳輸?shù)膫鬏敺椒ㄔO(shè)計(jì)。
本文的工作主要針對(duì)下面兩個(gè)數(shù)據(jù)保護(hù)的問(wèn)題展開(kāi):(1)輻照環(huán)境下,深
2、亞微米集成電路設(shè)計(jì)中的單粒子翻轉(zhuǎn)效應(yīng)和單粒子瞬時(shí)脈沖效應(yīng)問(wèn)題;(2)深亞微米工藝下VLSI中片上總線(xiàn)的高速低功耗和可靠性傳輸問(wèn)題。針對(duì)第一個(gè)問(wèn)題,本課題主要解決深亞微米集成電路設(shè)計(jì)中存在的輻照效應(yīng)引起的軟錯(cuò)誤問(wèn)題,以提高航空集成電路器件的可靠性,該課題對(duì)于大規(guī)模集成技術(shù)和航空集成電路器件設(shè)計(jì)有非常重要的意義。針對(duì)第二個(gè)數(shù)據(jù)保護(hù)問(wèn)題,本課題的意義在于研究出合適的片上總線(xiàn)數(shù)據(jù)傳輸?shù)慕鉀Q方案以解決深亞微米片上總線(xiàn)數(shù)據(jù)傳輸方法的設(shè)計(jì)問(wèn)題,也是為
3、了支持以后片上網(wǎng)絡(luò)(Network-on-Chip,NoC)設(shè)計(jì)中面向處理器之間的連接設(shè)計(jì)。
本文第三章針對(duì)第一個(gè)數(shù)據(jù)保護(hù)問(wèn)題,提出了軟錯(cuò)誤容忍計(jì)算系統(tǒng)(Soft ErrorTolerant Calculation Systems,SETCS)的概念和定義了滿(mǎn)足軟錯(cuò)誤容忍計(jì)算系統(tǒng)的條件;并把冗余余數(shù)系統(tǒng)(Redundant Residue Number Systems,RRNS)從計(jì)算機(jī)和通信領(lǐng)域引入到抗輻照加固領(lǐng)域。RR
4、NS采用冗余的余數(shù)來(lái)實(shí)現(xiàn)糾錯(cuò)功能,是典型的軟錯(cuò)誤容忍計(jì)算系統(tǒng)。RRNS的獨(dú)立性、并行性和糾錯(cuò)性被用來(lái)建立基于RRNS的加固體系架構(gòu),在該架構(gòu)中,所有的余數(shù)可以進(jìn)行獨(dú)立并行運(yùn)算,發(fā)生在運(yùn)算中的軟錯(cuò)誤可以在后面的糾錯(cuò)模塊中根據(jù)冗余特性進(jìn)行糾錯(cuò)。在這種架構(gòu)中,除了糾錯(cuò)模塊和二進(jìn)制到余數(shù)系統(tǒng)的轉(zhuǎn)換外,沒(méi)有其他運(yùn)算。因此基于RRNS的加固方法有很高的有效性。本章針對(duì)單粒子單比特翻轉(zhuǎn)效應(yīng),提出了RRNS、RRNS+G-RTMR(Guard-gate
5、 Register Triple Modular Redundancy)、RRNS+Pipeline-level TMR和RRNS+Module-level TMR等加固措施。評(píng)估體系和設(shè)計(jì)實(shí)例表明:當(dāng)數(shù)據(jù)路徑的流水?dāng)?shù)為104時(shí),RRNS、RRNS+G-RTMR、RRNS+PTMR和RRNS+MTMR可以把系統(tǒng)的軟錯(cuò)誤率(Soft Error Rate,SER)從10-12分別降低為10-17,10-18,10-25和10-25,并且只
6、會(huì)帶來(lái)45.6-46.1%的額外面積開(kāi)銷(xiāo),而引入的延遲開(kāi)銷(xiāo)可以忽略。設(shè)計(jì)實(shí)例進(jìn)一步顯示本章提出的方法甚至可以獲得比未加固的設(shè)計(jì)更小的面積和延遲開(kāi)銷(xiāo),這是因?yàn)镽RNS可以降低運(yùn)算的復(fù)雜度。
本文第四章針對(duì)單粒子多比特翻轉(zhuǎn)問(wèn)題,提出了基于RRNS的組合方案RRNS+模塊隔離(Module Isolation,MI)的加固措施。單靠RRNS無(wú)法解決單粒子多比特翻轉(zhuǎn)問(wèn)題,基于此引入物理設(shè)計(jì)方法-模塊隔離,從而提出一種組合解決方案R
7、RNS+MI。該方法利用RRNS和MI技術(shù)的特點(diǎn)進(jìn)行互補(bǔ)以保證提出的加固措施不僅有很高的抗單粒子多比特翻轉(zhuǎn)的能力,而且有很小的面積和延遲開(kāi)銷(xiāo)。設(shè)計(jì)實(shí)例表明:RRNS+MI在RRNS加固的基礎(chǔ)上只需增加2%的面積開(kāi)銷(xiāo)便可以解決單粒子多比特翻轉(zhuǎn)問(wèn)題。
基于RRNS的加固策略中,設(shè)計(jì)的重點(diǎn)和難點(diǎn)是加固架構(gòu)中的糾錯(cuò)模塊,而該模塊的實(shí)現(xiàn)難度和計(jì)算復(fù)雜度很大程度上依賴(lài)于RRNS的糾錯(cuò)算法。本文第五章研究了RRNS與二進(jìn)制系統(tǒng)(Bina
8、ry Number Systems,BNS)的新性質(zhì),在此新性質(zhì)的基礎(chǔ)上,優(yōu)化了基于RRNS的單錯(cuò)誤糾錯(cuò)算法,從而提出了一種基于最優(yōu)余數(shù)基選擇的RRNS單余數(shù)錯(cuò)誤糾錯(cuò)算法,該算法相對(duì)于以前的算法有更低的計(jì)算復(fù)雜度和開(kāi)銷(xiāo)。另外還提出一種分組算法,并對(duì)其進(jìn)行分析討論。
本文第六章針對(duì)第二個(gè)數(shù)據(jù)保護(hù)問(wèn)題提出了一種自適應(yīng)均衡技術(shù)。這種自適應(yīng)均衡技術(shù)在數(shù)據(jù)的傳輸過(guò)程中通過(guò)片上總線(xiàn)數(shù)據(jù)傳輸?shù)妮敵鰧?shí)時(shí)地調(diào)節(jié)可變門(mén)限反相器的門(mén)限以達(dá)到提高
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 亞微米和深亞微米IC中的ESD保護(hù)結(jié)構(gòu)研究.pdf
- 深亞微米VLSI及MCM總體布線(xiàn)中的進(jìn)化算法研究.pdf
- 基于深亞微米工藝的IP設(shè)計(jì)技術(shù)研究.pdf
- 深亞微米VLSI設(shè)計(jì)中的信號(hào)完整性問(wèn)題研究.pdf
- 深亞微米VLSI GHz時(shí)鐘網(wǎng)絡(luò)設(shè)計(jì)方法研究.pdf
- 深亞微米IC物理設(shè)計(jì)的均衡優(yōu)化研究.pdf
- 深亞微米單元工藝參數(shù)提取和建模技術(shù)研究.pdf
- 深亞微米工藝下的Memory建庫(kù)技術(shù)研究.pdf
- 超深亞微米IC后端設(shè)計(jì)中關(guān)鍵技術(shù)研究.pdf
- 砷化鎵工藝中深亞微米柵工藝技術(shù)研究.pdf
- 基于深亞微米設(shè)計(jì)技術(shù)的PCI核研究與實(shí)現(xiàn).pdf
- 基于Encounter的深亞微米布局設(shè)計(jì)和布線(xiàn)方法研究.pdf
- 超深亞微米PMOSFET中的NBTI研究.pdf
- 深亞微米片上電磁兼容技術(shù)研究與應(yīng)用.pdf
- 深亞微米器件輻射機(jī)理及仿真技術(shù)研究.pdf
- 深亞微米級(jí)IC的圖像檢測(cè)及自動(dòng)分析技術(shù)研究.pdf
- 亞微米光刻質(zhì)量的控制技術(shù)研究.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護(hù)結(jié)構(gòu)設(shè)計(jì)研究.pdf
- 深亞微米理論及IP核設(shè)計(jì)技術(shù)的研究.pdf
- 蟻群算法在深亞微米VLSI電路繞障礙布線(xiàn)問(wèn)題中的應(yīng)用.pdf
評(píng)論
0/150
提交評(píng)論