超深亞微米標準單元庫的可制造性設(shè)計技術(shù)研究.pdf

1、隨著集成電路進入超深亞微米階段,半導體制造工藝中廣泛采用了亞波長光刻技術(shù),導致光刻后硅片表面實際印刷圖形和掩模圖形不再一致。這種集成電路版圖圖形轉(zhuǎn)移的失真,嚴重影響著最后產(chǎn)品的性能參數(shù)和集成電路的成品率。分辨率增強技術(shù)在亞波長光刻條件下的集成電路設(shè)計制造中已普遍采用,并能夠部分解決集成電路的可制造性問題。但隨著亞波長光刻技術(shù)進一步向極限邁進,不斷涌現(xiàn)的集成電路可制造性和成品率的新問題,成為了當前全世界集成電路工業(yè)界和學術(shù)界研究的重點。本

2、文從集成電路物理設(shè)計規(guī)則方面針對可制造性和成品率問題展開了分析研究。首先介紹了集成電路的設(shè)計和制造流程。其次分析了目前嚴重影響納米級集成電路成品率問題的三種誤差因素和與物理設(shè)計規(guī)則相關(guān)的可制造性問題。最后,本文針對亞波長光刻條件下標準單元庫設(shè)計中可能遇到的與物理設(shè)計相關(guān)的可制造性問題,提出了新的工藝規(guī)則和解決方法設(shè)計標準單元庫。使用分辨率增強技術(shù)和光刻模擬仿真,以邊緣放置錯誤值,關(guān)鍵尺寸和版圖面積作為評價標準。實例表明,新的工藝準則和方