基于信號(hào)完整性分析的SAS擴(kuò)展器設(shè)計(jì).pdf

1、存儲(chǔ)接口串行化已成為高性能I/O技術(shù)的發(fā)展趨勢(shì)，SAS是新興的串行磁盤連接技術(shù)。SAS接口芯片、適配器、硬盤驅(qū)動(dòng)器和SAS擴(kuò)展器構(gòu)成一個(gè)SAS存儲(chǔ)系統(tǒng)，其中，SAS擴(kuò)展器是這個(gè)系統(tǒng)中的核心設(shè)備，實(shí)現(xiàn)多發(fā)起端至多目標(biāo)端的數(shù)據(jù)交換，數(shù)據(jù)傳輸速率高達(dá)3Gbps。高傳輸速率提高了存儲(chǔ)系統(tǒng)的性能，同時(shí)也帶來信號(hào)串?dāng)_的隱患，導(dǎo)致數(shù)據(jù)傳輸出錯(cuò)的可能性增加。另外，集成電路開關(guān)速度的提高以及PCB板密度的增加，也使得元器件和PCB板的參數(shù)、元器件在PCB

2、板上的布局、傳輸線在PCB板上的拓?fù)浣Y(jié)構(gòu)等因素引起信號(hào)完整性問題，導(dǎo)致系統(tǒng)工作不穩(wěn)定，影響系統(tǒng)的互通性。必須在高速PCB設(shè)計(jì)過程中充分考慮這些因素，并采取相應(yīng)的控制措施，保證信號(hào)的完整。 本研究對(duì)高速電路設(shè)計(jì)和高速PCB設(shè)計(jì)技術(shù)進(jìn)行了研究和分析，目標(biāo)設(shè)備是能在SAS存儲(chǔ)系統(tǒng)中穩(wěn)定工作的高質(zhì)量SAS擴(kuò)展器。反射、串?dāng)_、同步開關(guān)噪聲等主要信號(hào)完整性問題在文中進(jìn)行了深入剖析，針對(duì)實(shí)際項(xiàng)目提出了潛在的問題；對(duì)傳輸線阻抗計(jì)算方法進(jìn)行了探討

3、，提出了阻抗匹配的策略；研究了信號(hào)層間串?dāng)_的解決辦法，設(shè)計(jì)最佳板層堆棧，并對(duì)差分信號(hào)線實(shí)行等長(zhǎng)匹配；在對(duì)高速數(shù)據(jù)連接器、過孔、傳輸線的模型建立的基礎(chǔ)上，借助EDA軟件對(duì)關(guān)鍵網(wǎng)絡(luò)進(jìn)行仿真，反復(fù)比較得出最優(yōu)端接策略，形成最佳布局布線指南。對(duì)設(shè)計(jì)的處理過程中，不拘泥于單一的模型和芯片商提供的設(shè)計(jì)標(biāo)準(zhǔn)，采取了多種模型相結(jié)合的靈活方式。基于信號(hào)完整性分析的SAS擴(kuò)展器設(shè)計(jì)，將信號(hào)完整性問題解決在制板之前，不僅縮短了研發(fā)周期，降低了研發(fā)成本，也進(jìn)一