基于dspbuilder的cic插值濾波器設(shè)計(jì)畢業(yè)論文

1、課程設(shè)計(jì)(論文)說明書題目：基于Dspbuilder的CIC插值濾波器設(shè)計(jì)院（系）：信息與通信學(xué)院專業(yè)：通信工程學(xué)生姓名：孫望學(xué)號(hào)：0900210225指導(dǎo)教師：劉爭(zhēng)紅職稱：講師2012年5月20日2引言級(jí)聯(lián)積分梳狀濾波器，英文名稱（CICcadeintegratcomb），無線和局域網(wǎng)通信系統(tǒng)發(fā)送信號(hào)、信息的速度和頻率常常超過數(shù)字處理能力的上限（比如56Hz）。使用中頻（IF）級(jí)可將信號(hào)頻率降低到ADO可以接受的值上（例如100MSa

2、s）。而信息占據(jù)的頻帶可能比ADC帶寬還要低很多（例如，l00kHz）。對(duì)窄帶通信而言，信道帶寬遠(yuǎn)低于第一個(gè)ADO的速率（（fbwidthfs）《1）。對(duì)于寬帶應(yīng)用，二者帶寬需求的差異可小于10倍。不過，ALC采樣后的信號(hào)在送人“后端”處理器進(jìn)行分析之前必須首先被下變換到基帶。這一般是通過將數(shù)字化之后的信號(hào)與一個(gè)合成的正弦信號(hào)（正弦和余弦）混頻來完成的，其中合成的正弦信號(hào)來自直接數(shù)字綜合器或DDS。利用這個(gè)過程可將期望的信道變換到直流。

3、一旦變換到直流，期望的信道就可以由頻率選擇濾波器從寬帶頻譜中選出。不過，所需的下變換必須工作在較高的實(shí)時(shí)數(shù)據(jù)率下，這導(dǎo)致無法用普通的FIR從ADO輸出中提取期望的信息，這時(shí)需要一種快速而簡(jiǎn)單的解決方案。針對(duì)這個(gè)問題的一個(gè)解決方案是數(shù)字下變頻器，也稱為信道器。首選的信道器結(jié)構(gòu)為級(jí)聯(lián)積分器梳狀（CIC）濾波器，或叫做Hogenauer濾波器。本文所設(shè)計(jì)的CIC濾波器，首先用Simulink建立CIC插值濾波器模型，仿真實(shí)現(xiàn)CIC濾波器插值功

4、能。當(dāng)驗(yàn)證模型的正確性后就將其優(yōu)化，并在Dspbuilder中重新建立該模型，并進(jìn)行仿真驗(yàn)證，驗(yàn)證正確后，通過SignalCompile編譯生成VHDL代碼，在QuartusII進(jìn)行綜合編譯并完成時(shí)序仿真。同時(shí)，編寫Testbench文件，在Modelsim中完成最后的RTL級(jí)仿真。最后將Modelsim的結(jié)果和Matlab的仿真結(jié)果進(jìn)行比較，發(fā)現(xiàn)完全硬件實(shí)現(xiàn)了理論仿真，完成本系統(tǒng)的設(shè)計(jì)。正文1概述隨著科技的進(jìn)步，產(chǎn)品項(xiàng)目越來越巨型，動(dòng)

5、輒幾十萬行的代碼越來越難維護(hù)，傳統(tǒng)的自底向上的設(shè)計(jì)方法越來越難滿足當(dāng)今產(chǎn)品設(shè)計(jì)的需要，為了減少編程人員的工作量和增強(qiáng)代碼的可維護(hù)性，自頂向下的基于模型的設(shè)計(jì)應(yīng)運(yùn)而生?；谀Ｐ偷脑O(shè)計(jì)中，通過建模和仿真來獲得從需求到設(shè)計(jì)的實(shí)現(xiàn)和測(cè)試，在開發(fā)編碼之前的早期開發(fā)階段就對(duì)模型進(jìn)行測(cè)試，將產(chǎn)品的缺陷暴露在項(xiàng)目開發(fā)的初期，并在開發(fā)過程中持續(xù)不斷地驗(yàn)證與測(cè)試，這樣工程師就可以把主要精力放在算法和測(cè)試用例的研究上，確保規(guī)范的完整性和無歧義性，最后自動(dòng)代碼