2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩94頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、該論文主要研究如何用數(shù)字信號(hào)處理芯片(DSP:TMS320VC33PGA120)和復(fù)雜可編程邏輯器件(CPLD:EPM7128STC-100)作為數(shù)字硬件平臺(tái),實(shí)現(xiàn)捷聯(lián)式慣性導(dǎo)航系統(tǒng)(SINS)高速實(shí)時(shí)數(shù)據(jù)處理的硬件、軟件設(shè)計(jì).論文首先闡述了慣性導(dǎo)航系統(tǒng)的特點(diǎn)和發(fā)展現(xiàn)狀及論文研究的應(yīng)用背景及必要性,著重分析、推導(dǎo)了捷聯(lián)式慣性導(dǎo)航系統(tǒng)的力學(xué)方程編排.然后,研究了DSP芯片結(jié)構(gòu)體系的特點(diǎn),繪制了硬件電路系統(tǒng)的原理圖和PCB圖,且采用Veri

2、log HDL硬件描述語(yǔ)言編寫了復(fù)雜可編程邏輯器件(CPLD)的譯碼與部分?jǐn)?shù)據(jù)處理程序.其次,在CCS'C3x-'C4x編譯環(huán)境下,采用C語(yǔ)言和匯編語(yǔ)言混合編程的方式,初調(diào)了硬件電路系統(tǒng)的各個(gè)端口,分析了DSP芯片的中斷和Bootloader機(jī)制,開發(fā)了飛行軌跡數(shù)據(jù)生成系統(tǒng).最后,結(jié)合捷聯(lián)式慣性導(dǎo)航系統(tǒng)算法流程,對(duì)硬件電路系統(tǒng)進(jìn)行了測(cè)試驗(yàn)證,并給出了測(cè)試結(jié)果.測(cè)試結(jié)果表明,以DSP/CPLD作為導(dǎo)航計(jì)算機(jī)硬件平臺(tái)的捷聯(lián)式慣性導(dǎo)航實(shí)時(shí)數(shù)據(jù)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論