基于DSP-FPGA的捷聯(lián)慣性導(dǎo)航系統(tǒng)設(shè)計.pdf

1、在慣性導(dǎo)航系統(tǒng)中，捷聯(lián)式慣性導(dǎo)航系統(tǒng)以其體積小、成本低和可靠性高等優(yōu)點正逐步取代平臺式慣性導(dǎo)航系統(tǒng)，成為慣性導(dǎo)航系統(tǒng)的發(fā)展趨勢。
　　 為了適應(yīng)捷聯(lián)慣性導(dǎo)航系統(tǒng)小型化、低成本和高性能的發(fā)展方向，本文設(shè)計了DSP與FPGA相結(jié)合的系統(tǒng)方案：系統(tǒng)采用MEMS器件和高性能A/D轉(zhuǎn)換器構(gòu)成慣性信號檢測單元，F(xiàn)PGA進行I/O控制，DSP完成導(dǎo)航計算。方案綜合考慮了系統(tǒng)成本、計算速度、精度、體積等各方面的因素，并通過GPS、磁航向計等信息

2、融合進一步提高導(dǎo)航精度。
　　 數(shù)據(jù)采集是捷聯(lián)慣導(dǎo)系統(tǒng)設(shè)計的關(guān)鍵，本文數(shù)據(jù)采集由信號調(diào)理、A/D轉(zhuǎn)換和。FPGA等幾部分組成。其中，F(xiàn)PGA是整個數(shù)據(jù)采集部分的核心，其主要功能包括：實現(xiàn)了ADC控制邏輯和時序生成；配置了FIFO寄存器，緩沖了ADC與DSP之間的轉(zhuǎn)換數(shù)據(jù)；擴展了UART串口，以實現(xiàn)系統(tǒng)的外部信息接口。在完成電路設(shè)計的基礎(chǔ)上，對各功能模塊進行了全面的半實物仿真，驗證了系統(tǒng)方案及各主要功能模塊的可行性。