一種高速加法器-前置進位加法器研究與設計.pdf

1、加法器是最基本最常用的算術運算單元，它通常也是限制芯片工作速度的主要因素，高速加法器的設計是必需的。
　　本文采用全定制的方法，進行單元模塊電路層次的設計，以及算法層次的優(yōu)化，以此來提高加法器的速度。雖然全定制設計時間周期較長，但是它設計靈活，能顯著提高加法器性能。
　　本文先從加法器的整體算法著手，比較了傳統(tǒng)的行波進位算法，和采用進位樹的前置進位算法。然后引進前置進位信號（包括進位產生信號，進位消除信號，進位傳播信號），并

2、根據(jù)點操作原理，采用三種前置進位樹（分別是Kogge-Stone樹、Han-Carlson樹和Brent-Kung樹）設計加法器，并對電路速度和面積進行優(yōu)化。最后對優(yōu)化后的延遲時間、晶體管數(shù)量進行比較，比較結果表明32位Kogge-Stone樹形結構的加法器延時最小，晶體管數(shù)量最多，32位Brent-Kung樹形結構的加法器延時最大，晶體管數(shù)量最少，32位Han-Carlson樹形結構的加法器延時和晶體管數(shù)量在三種進位樹中都居中。

3、>　　本文先進行單元模塊電路設計，然后搭建三種前置進位樹，最后搭建三種樹形結構前置進位加法器。單元電路的設計，即進位信號產生電路，進位樹單元電路，和求和單元電路，都采用含有靜態(tài)泄露器的動態(tài)電路。在進位樹的搭建過程中，使用多米諾邏輯和自定時時鐘相結合的方法來減小競爭與冒險，增加時鐘的利用率并實現(xiàn)電路功能。
　　在Cadence平臺下，用XB0.35um工藝，設計32位高速前置進位加法器。運用仿真工具Spectre對電路仿真并進行功能