版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、、電子科技大學(xué)碩士論文摘要在數(shù)字傳輸系統(tǒng)中,抖動是一種非常重要但卻被人了解得比較少的現(xiàn)象。隨著數(shù)字系統(tǒng)中時鐘頻率的不斷提高,抖動對數(shù)字傳輸系統(tǒng)造成的影響愈來愈大。因此,對于抖動的測里也變得愈加重要。本文介紹了抖動的概念及其對數(shù)字系統(tǒng)的影響,分析了測試抖動的數(shù)字方法和模擬方法的優(yōu)缺點,介紹了測試抖動的一些國際標(biāo)準(zhǔn),主要是國際電信聯(lián)盟(ITU)的一些標(biāo)準(zhǔn)。在此基礎(chǔ)上,提出并實現(xiàn)了測試一固定頻率(2.048MHz)鎖相時鐘抖動的方案。該方案采
2、用數(shù)字方法,利用DSP芯片作為數(shù)據(jù)處理單元。在硬件設(shè)計中采用了可編程邏輯芯片(CPLD)簡化了硬件的設(shè)計。該方案具有易于實現(xiàn),測試精度較高的優(yōu)點。在文中還提出了另外一種數(shù)字方式測試抖動的方法,并且在實際中予以實現(xiàn)。此方法更加簡便、易于實現(xiàn),且其測試精度達(dá)到了要求。關(guān)鍵字:抖動、數(shù)字系統(tǒng)、DSPCPLDITU曳Tg絲g進(jìn)王一一一一一一一一第一章序言1.1有關(guān)抖動的一些概念1.1.1什么是抖動在過去的幾年當(dāng)中,抖動(JITTER)己經(jīng)成為許
3、多工程師非常看重的信號的一個重要特征。在數(shù)字系統(tǒng)中,時鐘頻率正在變得越來越高。隨著每次速度的升級,在上升沿或是下降沿的一個微小的變化變得越來越重要。時鐘或是數(shù)據(jù)的抖動現(xiàn)象會影響到數(shù)據(jù)的完整性,以及數(shù)據(jù)的建立時間和保持時間,并且在考慮信號速率與傳輸距離之間的折中時,抖動也成為必須要加以考慮的重要因素。關(guān)于抖動的概念,在一些國際標(biāo)準(zhǔn)中都有給出。JEDECStandardNo.65(EIAJESD65)將抖動解釋為一個受到控制受到影響的沿與其
4、正常位置之間的偏移。IEEE和國際電信聯(lián)盟對于抖動的定義與上述定義類似,ITUTRecommendationG.701[1]將抖動定義為“數(shù)字信號的重要的時刻與其理想位置短期非累積的變化”,它用如下的圖1.1給抖動做了一個直觀的解釋。這就意味著抖動是對數(shù)字信號的一個不需要的相位調(diào)制,此相位變化的頻率稱之為抖動頻率(jitterfrequency).談到抖動就不得不提一下與其緊密相關(guān)的另一個概念一一偏離(wandar)。偏離的定義是“數(shù)字
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速時鐘信號抖動的ADC測量技術(shù)研究.pdf
- 高速串行系統(tǒng)中的抖動分析及時鐘抖動分離的頻域?qū)崿F(xiàn).pdf
- 低抖動時鐘穩(wěn)定電路研究與設(shè)計.pdf
- 抖動對比測試
- 低抖動時鐘占空比校準(zhǔn)電路的研究與設(shè)計.pdf
- 基于ADC檢測技術(shù)的時鐘抖動分析與仿真.pdf
- 基于統(tǒng)計域的時鐘和數(shù)據(jù)抖動分離分析.pdf
- 用于CCD信號處理器的低抖動快速鎖定可編程多相位時鐘電路.pdf
- 低抖動時鐘穩(wěn)定電路研究與設(shè)計(1)
- 高速低抖動CMOS時鐘穩(wěn)定電路設(shè)計研究.pdf
- 高速采樣中的低抖動時鐘源的研究與實現(xiàn).pdf
- 快速鎖定的高速低抖動時鐘發(fā)生的研究與設(shè)計.pdf
- 高速串行信號的抖動分析研究.pdf
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空比電路.pdf
- SDH-PDH設(shè)備抖動性能的測試研究.pdf
- 用于高速A-D轉(zhuǎn)換器的低抖動時鐘穩(wěn)定電路設(shè)計.pdf
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空間比電路.pdf
- 基于多音抖動的TSV故障測試方法研究.pdf
- 雷達(dá)信號處理系統(tǒng)中高速串行信號抖動問題研究.pdf
- 激勵對頻率源信號的相位抖動影響的研究.pdf
評論
0/150
提交評論