CMOS RF電感的設(shè)計與模擬.pdf

1、本論文首先進行了深入調(diào)研，圍繞射頻集成電路中必不可少的集成射頻電感及其相關(guān)的CMOS射頻集成單元電路，對RF電感結(jié)構(gòu)進行了設(shè)計與模擬和VCO的設(shè)計與模擬。主要的研究工作如下： 1.在確定電感的電路模型后，要進行正確的設(shè)計和優(yōu)化，就必須知道模型中各元件的參數(shù)。從已知的S參數(shù)，通過三種途徑提取了模型中集總元件參數(shù)，并對三種途徑提取的元件參數(shù)進行了模擬。從模擬結(jié)果中得到提取模型參數(shù)的最佳途徑。 2.提出了一種新的方法來減小硅襯

2、底損耗提高集成電感的Q值。在場氧層下形成薄屏蔽層來阻止襯底形成渦流，從而減小損耗。這種制作工藝簡單且與常規(guī)硅集成工藝兼容。對新穎螺旋電感進行了設(shè)計與模擬，得到了L約為20nH、Q大于10的射頻螺旋電感。 3.提出了一種CMOS兼容工藝的MEMS硅集成螺線管電感。對螺線管電感的頂引線和底引線進行了新穎設(shè)計，充分利用了線圈與線圈間的空間，從而在不影響其Q值的同時提高了電感值密度。對新穎螺線管電感進行了設(shè)計與模擬，得到了Q值大于20的