版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領
文檔簡介
1、<p> 設計題目:數(shù)字加法顯示電路</p><p><b> 目錄</b></p><p> 一、設計目的…………………………2</p><p> 二、設計要求…………………………2</p><p> 三、方案論證與比較…………………3</p><p> 四、設計原理………
2、…………………4</p><p> 五、硬件制作與調(diào)試…………………5</p><p> 六、設計小結(jié)…………………………7</p><p> 七、參考書目…………………………8 </p><p><b> 設計目的</b></p><p> 根據(jù)這次設計數(shù)字加法顯示電路,為了讓自己各方
3、面能力所有提高,打算完成以下幾點:</p><p> 1、掌握組合邏輯電路的基本設計過程與方法。</p><p> 2、了解加法器、比較器、編碼器和顯示譯碼器的邏輯電路基本功能以及應用。</p><p> 3、熟練操作Multisim仿真軟件的使用。</p><p> 4、熟悉所設計電路仿真,并掌握好電路板的初級焊接技術(shù)。</p
4、><p> 5、掌握數(shù)字電路等的排版、安裝和調(diào)試技術(shù)。</p><p><b> 二、設計要求</b></p><p> 通過所學知識和掌握的基本技術(shù)設計完成一個可進行兩個個位十進制數(shù)字加法顯示電路。</p><p> 1、設計一個電路可進行兩個的個位十進制數(shù)的相加和,如果值小于10則正常顯示;反之不顯示。</
5、p><p> 2、完成所設計電路的仿真,并根據(jù)所設計電路使用PCB板或者萬能板安裝制作。</p><p> 3、完成數(shù)字加法器電路的排版、安裝和調(diào)試。</p><p> 4、完成設計報告,上交電路并進行電路答辯。</p><p><b> 三、方案論證與比較</b></p><p><b
6、> 方案一:</b></p><p><b> 方案二:</b></p><p><b> 論證:</b></p><p><b> 方案一:</b></p><p> 在電路中通過撥動兩組開關輸入兩數(shù)后,經(jīng)過加法器輸出兩個數(shù)之和傳輸給顯示編碼器,再
7、通過74LS83加法器的進位端連接一個非門改變電平去控制顯示譯碼器的輸出。</p><p><b> 方案二:</b></p><p> 在電路中通過撥動兩組開關輸入兩數(shù)后,經(jīng)過加法器輸出兩個數(shù)之和,再傳輸給74LS47N比較器進行和10比較。這里根據(jù)輸出的大小,判斷顯示譯碼器是否輸出。例:當它們相加和小于10時,加法器的進位端出0,比較器的OALTB會輸出1,把
8、這兩個結(jié)果利用異或邏輯關系去控制顯示譯碼器的輸出。</p><p> 通過上面方案一和方案二的比較,可知方案一不用比較器便可控制0~9的輸出,明顯簡化了電路的復雜性和成本,從而也便于硬件的制作,故選擇方案一。</p><p><b> 四、設計原理</b></p><p> 此設計的數(shù)字加法顯示電路主要以編碼器為輸入信號,由十八個撥動開關
9、通過高低電平組成兩種分別為0~9十種不同輸入,第一個數(shù)從輸入端其中一組開關撥向低電平再輸入第二個數(shù)從另外一組開關撥向低電平表示輸出這兩個十進制之和(一組開關不撥動時表示輸入為0)。根據(jù)74LS147優(yōu)先編碼器把兩個輸入有效電平編成兩組二進制反碼,再傳遞給非門74HC04把反碼轉(zhuǎn)換成高電平有效8421BCD碼。</p><p> 用74LS283加法器把這兩組二進制代碼相加,結(jié)果小于10時,那么進位端出低電平,再
10、通過非門74HC04給4511顯示譯碼器的滅燈輸入端為高電平,則正常顯示兩個十進制數(shù)之和,例:當把其中一組開關3撥向低電平,另外一組開關1撥向低電平,結(jié)果數(shù)碼管顯示4。</p><p> 若兩個十進制之和在大于等于10和小于等于15之間時,由于顯示譯碼器不輸出,所以數(shù)碼管不顯示。例:當把其中一組開關3撥向低電平,另外一組開關8撥向低電平,結(jié)果數(shù)碼管不顯示。</p><p> 若兩個十進
11、制之和大于等于16時,74LS283加法器的進位端出高電平,4511顯示譯碼器的滅燈輸入端為低電平,則數(shù)碼管不顯示。例:當把其中一組開關8撥向低電平,另外一組開關9撥向低電平,結(jié)果數(shù)碼管不顯示。</p><p><b> 五、硬件制作與調(diào)試</b></p><p><b> 1、電路板</b></p><p><
12、b> 電路板(正面)</b></p><p><b> 電路板(反面)</b></p><p><b> 2、設計材料</b></p><p><b> 3、制作過程</b></p><p> 把電路所涉據(jù)到的元件,上網(wǎng)查找有關元件引腳排列順序位置,
13、然后用萬能表測有關元件是否有損壞,再根據(jù)仿真電路在萬能板進行合理布局。依據(jù)設計原理圖對照元器件參數(shù)合理連接,不能直接連線的就用跳線。</p><p><b> 4、電路板的調(diào)試</b></p><p> 焊接好電路后用直流電源4.5V對電路板進行調(diào)試,測試電路是否符合設計要求,如果效果沒達到,就應該對電路進行檢查。</p><p> 5、
14、電路存在的問題及改進</p><p> 1、電路焊接過程中出現(xiàn)非門接反問題</p><p> 改進方法:在連接導線時,先對每只管腳功能要明確,然后一步步連接它們。</p><p> 2、在焊接過程中有一根導線出現(xiàn)虛焊。</p><p> 改進方法:在焊接時,一步步來,然后讓烙鐵達到一定熱度在焊接導線,否則出現(xiàn)同一個問題。</p&
15、gt;<p><b> 六、設計小結(jié)</b></p><p> 通過這次課程設計,在硬件制作過程中出現(xiàn)一些很普遍問題,然而調(diào)試過程中,我卻始終發(fā)現(xiàn)不了問題在哪,這可對每個人可能都很頭痛的事情,畢竟自己能力有限,我卻一直沒有放棄,在同學的引導下,我完成調(diào)試這份工作,也許這是我在這次課程設計中感受最深的,對我來說又邁前進了一步。</p><p> 這次
16、試驗,更使我加深了對本章知識的結(jié)合和鞏固;從而使我在今后學習中更好抓住重點;其次,大大提高自己動手能力和分析能力,并增強了與同學之間的團隊協(xié)作精神。</p><p><b> 七、參考書目</b></p><p> 1、徐維. 數(shù)字電子技術(shù)與邏輯設計基礎. 第2版. 中國:中國電力出版社</p><p> 2、潘明、潘松. 數(shù)字電子技術(shù)基
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 加法器課程設計---數(shù)字加法顯示電路
- 加法器電路的設計
- 課程設計---模7加法器
- 數(shù)字邏輯課程設計---全加器的多位加法器電路系統(tǒng)
- 課程設計---可控加法器的設計
- eda課程設計--十進制加法器
- 3.2.5 加法器
- eda十進制計數(shù)加法器課程設計
- eda課程設計報告---四位加法器設計
- eda課程設計報告--四位加法器設計
- eda技術(shù)課程設計---8位加法器設計
- 數(shù)字集成電路課程設計報告-4bits超前進位加法器
- 一種高速加法器-前置進位加法器研究與設計.pdf
- 四位二進制加法器課程設計
- 基于adiabatic電路的低功耗加法器設計.pdf
- cmos加法器設計畢業(yè)設計
- 加法器課程設計---四位二進制同步加法計數(shù)器
- 組成原理課程設計-余三碼十進制加法器
- 基于與非門的加法器設計
- 浮點數(shù)加法器的設計
評論
0/150
提交評論