2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩73頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、逐次逼近型模數(shù)轉(zhuǎn)換器（Successive Approximation Analog to Digital Converter，SAR ADC）作為一種經(jīng)典的ADC結(jié)構(gòu)，因其結(jié)構(gòu)簡(jiǎn)單、與數(shù)字電路兼容性好和功耗低等優(yōu)點(diǎn)在近幾年內(nèi)獲得廣泛的關(guān)注和極大的發(fā)展。并且由于SAR ADC的功耗與采樣率線(xiàn)性相關(guān)，對(duì)于一些醫(yī)療設(shè)備等不需要連續(xù)采樣或者輸入信號(hào)變化不顯著的應(yīng)用非常有利。
　　論文的目標(biāo)是設(shè)計(jì)中等速度中等精度下低功耗SARADC。論文

2、綜述了近年來(lái)SARADC的國(guó)內(nèi)外研究發(fā)展現(xiàn)狀，比較分析了低功耗ADC的實(shí)現(xiàn)方式。論文原理圖設(shè)計(jì)包括模數(shù)轉(zhuǎn)換器(Digital toAnalog Converter，DAC)設(shè)計(jì)、比較器設(shè)計(jì)、異步邏輯設(shè)計(jì)、開(kāi)關(guān)設(shè)計(jì)和數(shù)字誤差校準(zhǔn)(Digital ErrorCorrection，DEC)設(shè)計(jì)。針對(duì)低功耗的要求，本論文選擇了電容陣列型DAC和單調(diào)開(kāi)關(guān)轉(zhuǎn)換方式，并通過(guò)復(fù)用已經(jīng)動(dòng)作的電容，防止比較器輸入共模電平持續(xù)降低到地。DAC結(jié)構(gòu)方面，通過(guò)拆

3、分高位電容疊加到原本二進(jìn)制電容陣列上的方法形成非二進(jìn)制冗余電容。選擇低功耗比較器方案，并設(shè)計(jì)比較器失調(diào)電路和亞穩(wěn)態(tài)檢測(cè)電路，設(shè)計(jì)了異步自控制的邏輯控制模塊，避免高速的外部時(shí)鐘。
　　基于SMIC180nm CMOS工藝完成原理圖設(shè)計(jì)、版圖設(shè)計(jì)及后仿真。版圖面積為340μm×370μm。工作電源1.8V，采樣時(shí)鐘為30MHz，差分輸入頻率9.023MHz的單音正弦信號(hào)下后仿真結(jié)果顯示SINAD為50dB，SFDR為58.4dB，EN

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論