2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩75頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著社會邁入“智能時代”,身邊無處不在的智能機器和傳感設備對高性能的 ADC(模數(shù)轉換器)有較大的需求,SAR(逐次逼近型寄存器)ADC是其中比較常見的一種結構。通常情況下,SAR ADC一般應用于中低速的場合。但是隨著CMOS工藝的進步和分時采樣結構的應用,SAR ADC的速度有了明顯的提高,單一SAR ADC轉換速率可達百兆量級。通過分時采樣技術可以在同樣精度下得到媲美Flash ADC(閃速型模數(shù)轉換器)的速度達到GHz水準,而在

2、功耗和芯片大小方面又具有先天的優(yōu)勢,所以高速SAR ADC是當前的熱門研究方向。本文以此為背景,探討了在納米工藝下 SAR ADC的工作性能,設計了一款在65nm工藝下量化精度十位采樣率100MS/s的SAR ADC芯片。
  SAR ADC主要包括電容陣列、比較器、數(shù)字控制邏輯三個部分。本文采用兩級權重電容陣列結構的分段式DAC(數(shù)模轉換器),大大減小了電容數(shù)量,降低了版圖面積,并對橋接電容和寄生電容的影響做了詳盡分析并計算了單

3、位電容;探討了比較器工作原理,對其延遲作了考慮,采用了帶前置放大的動態(tài)比較器,并通過改進電容陣列首位的采樣方式來降低比較器共模輸入電壓的變化程度;對數(shù)字邏輯做了改進,降低了數(shù)字電路移位寄存所造成的延遲時間,進而提高了ADC的速度,最后用cadence軟件進行了整體電路的設計和版圖的繪制。
  在電源電壓為1.2V、100MS/s采樣率的工作模式下,前仿真結果SFDR(無雜散動態(tài)范圍)達到78dB,有效位數(shù)為9.68位。后仿真結果S

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論