基于標(biāo)準(zhǔn)單元的多區(qū)域時鐘樹自動綜合的研究.pdf

1、隨著集成電路的發(fā)展，工藝特征尺寸不斷縮小，芯片的集成度與工作頻率不斷提高，數(shù)字集成電路芯片設(shè)計中對時鐘網(wǎng)絡(luò)的要求越來越高。時鐘網(wǎng)絡(luò)的設(shè)計是芯片物理設(shè)計中極為重要的環(huán)節(jié)，超高速，低功耗，高性能的超大規(guī)模集成電路的迅速發(fā)展對時鐘網(wǎng)絡(luò)的設(shè)計提出了更高的要求。常規(guī)的時鐘網(wǎng)絡(luò)結(jié)構(gòu)已經(jīng)難以滿足當(dāng)今VLSI設(shè)計對時鐘樹提出的時鐘偏移、時鐘延遲等方面的指標(biāo)。
　　傳統(tǒng)的時鐘網(wǎng)絡(luò)結(jié)構(gòu)基本分為樹狀時鐘網(wǎng)絡(luò)與網(wǎng)狀時鐘網(wǎng)絡(luò)。樹狀時鐘網(wǎng)絡(luò)結(jié)構(gòu)的時鐘偏移受片

2、上差異（OCV）的影響比較大；網(wǎng)狀時鐘網(wǎng)絡(luò)結(jié)構(gòu)雖然受片上差異的影響小，但是因為其消耗的布線資源大，所以功耗比較大。本文結(jié)合以上兩類傳統(tǒng)時鐘網(wǎng)絡(luò)結(jié)構(gòu)的優(yōu)點，提出了一種新的時鐘網(wǎng)絡(luò)結(jié)構(gòu)——多區(qū)域時鐘樹網(wǎng)絡(luò)結(jié)構(gòu)。
　　多區(qū)域時鐘樹的實現(xiàn)方法是把模塊分成多個區(qū)域建立時鐘樹，在每個區(qū)域上方插入一個時鐘根緩沖器，時鐘源先由頂層時鐘網(wǎng)絡(luò)傳播到每個時鐘根緩沖器，然后以每個時鐘根緩沖器的輸出端作為每個區(qū)域的等效時鐘源進(jìn)行時鐘樹綜合。當(dāng)電路引入片上差

3、異(OCV)來計算時序，多區(qū)域時鐘樹相比傳統(tǒng)的樹狀時鐘網(wǎng)絡(luò)具有更小的時鐘偏移和時鐘延遲，同時比傳統(tǒng)的網(wǎng)狀時鐘網(wǎng)絡(luò)具有更小的功耗。
　　本課題的主要內(nèi)容是研究基于標(biāo)準(zhǔn)單元的多區(qū)域時鐘樹的自動綜合。首先詳細(xì)闡述了多區(qū)域時鐘樹的設(shè)計理念，之后結(jié)合實際的芯片，以Linux系統(tǒng)為操作平臺，EDA的工具IC Compiler和Encounter為操作軟件，具體介紹了20nm工藝下基于標(biāo)準(zhǔn)單元的多區(qū)域時鐘樹自動綜合的研究及其物理版圖的實現(xiàn)。最后