基于DDR3的高速互連設(shè)計分析及實現(xiàn).pdf

1、對于一般系統(tǒng)來說，目前已經(jīng)進入了高速電路時代，高速電路的特征是其數(shù)字變頻速率極快，信號轉(zhuǎn)化時間極短。目前在一般的高速電路系統(tǒng)中，最大的挑戰(zhàn)是如何保證信號的完整以及電源的穩(wěn)定。信號的完整性一般由SI來代稱，而電源的穩(wěn)定完備則用PI來簡稱。目前的學術(shù)界雖然對此已經(jīng)開展了大量的研究，但成果并不明顯，并沒有發(fā)現(xiàn)能夠完美解決這兩個問題的辦法。
　　本文將使用業(yè)界常用軟件Cadence進行信號仿真，通過SI和PI的方法來整理仿真的原因，分析仿

2、真的過程，確認仿真的結(jié)果，并采用SI和PI的方法來協(xié)助解決實際測試過程中遇到的問題。本文中對電源噪聲產(chǎn)生的原因，影響的因素都做了理論基礎(chǔ)和設(shè)計方法的敘述，對目標阻抗的計算方法也做了整理，同時針對SI中的串擾、反射現(xiàn)象，從產(chǎn)生的原因，影響的范圍，到規(guī)避或者減弱的措施都行進了仿真分析。最后以DDR作為范例，對其地址總線，數(shù)據(jù)總線，時序計算都分別進了了仿真和分析計算，同時將仿真的結(jié)果應用于實際單板的設(shè)計過程中，完成單板的布局布線。以DDR3的

3、1.5V電源平面為例，做了PI分析，完成對DDR小系統(tǒng)的完整設(shè)計。在文章的最后，列舉了兩個實際測試問題通過信號完整性分析方法和電源完整性分析方法成功解決問題的方法和過程。
　　本文通過對電源噪聲，電容的理論分析得到了減少噪聲的方法；通過對串擾和反射的分析，得到了減少串擾和減小反射的方法，并通過DDR前仿真和信號實測問題解決，驗證了在現(xiàn)在的電路設(shè)計過程中，SI和PI已經(jīng)是必不可少的環(huán)節(jié)，它的必要性和重要性不能忽視。前期通過SI和PI