輕摻雜型襯底混合信號(hào)集成電路中襯底耦合噪聲的建模.pdf

1、隨著片上集成系統(tǒng)SoC(System on Chip)的應(yīng)用越來(lái)越廣泛,襯底耦合噪聲問(wèn)題已經(jīng)成為混和信號(hào)集成電路設(shè)計(jì)中一個(gè)巨大的挑戰(zhàn)。同一芯片上敏感的模擬/射頻電路被大量的數(shù)字電路包圍,數(shù)字電路通過(guò)多種方式向襯底注入的寄生電流,通過(guò)襯底的傳導(dǎo)耦合到敏感模塊,影響電路的性能,甚至對(duì)整個(gè)芯片的功能造成損傷。
　　論文對(duì)襯底耦合噪聲的注入、傳播和拾取的機(jī)理分別進(jìn)行了詳細(xì)的闡述。針對(duì)更適用于混合信號(hào)集成電路的輕摻雜型襯底建立了一個(gè)電路級(jí)的

2、三維網(wǎng)格型襯底模型,該模型是一個(gè)電阻電容的分布網(wǎng)絡(luò),并且考慮了仿真的復(fù)雜度,將其進(jìn)行簡(jiǎn)化,模型的準(zhǔn)確性通過(guò)四探針測(cè)電阻率法來(lái)驗(yàn)證。同時(shí)還考慮了來(lái)自電源/地分布網(wǎng)絡(luò)的耦合噪聲,建立了該路徑模型。并對(duì)數(shù)字開(kāi)關(guān)噪聲進(jìn)行了建模,將其等效為一個(gè)脈沖電流源作為噪聲源向襯底注入噪聲。然后,將這些模型應(yīng)用于具體電路進(jìn)行SPECTRE仿真,分析襯底耦合噪聲對(duì)電路性能造成的影響。
　　對(duì)襯底建模的目的是在電路設(shè)計(jì)階段預(yù)測(cè)襯底噪聲并采取抑制措施,論文針