總線低功耗編碼算法研究及其物理設(shè)計(jì).pdf

1、隨著集成電路工藝的發(fā)展，商業(yè)的片上系統(tǒng)設(shè)計(jì)將會(huì)集成越來(lái)越多的模塊，系統(tǒng)的全局總線會(huì)面臨以下問(wèn)題：線間串?dāng)_、功耗、可靠性。采用總線編碼的方法是解決上述問(wèn)題的有效途徑。
　　 本文將傳統(tǒng)的信道編碼的思想借鑒到總線編碼中，同時(shí)根據(jù)深亞微米信道的具體特征，提出一種改進(jìn)漢明編碼。該編碼方法同時(shí)具有抑制串?dāng)_和糾錯(cuò)的功能，是在消除串?dāng)_、降低功耗、提高可靠性方面的折衷選擇。仿真分析表明：與已有的JTEC和BSC編碼相比，改進(jìn)漢明編碼方法在對(duì)pa

2、rser數(shù)據(jù)源編碼時(shí)，使得功耗比前兩種編碼降低了9.3％；而在對(duì)li和gcc00數(shù)據(jù)源時(shí)，功耗消耗增加10.2％。因此，改進(jìn)漢明編碼在功耗方面的性能依賴于數(shù)據(jù)格式，針對(duì)不同的應(yīng)用環(huán)境，應(yīng)首先分析其數(shù)據(jù)格式然后才能確定采用的編碼方式。
　　 另一方面，本文簡(jiǎn)要介紹了低功耗CIS接口編碼的基本原理和該編碼的電路設(shè)計(jì)方法；然后詳細(xì)闡述該編/解碼電路從前端到物理版圖的設(shè)計(jì)過(guò)程；最后，對(duì)CIS編解碼器的關(guān)鍵性能做了評(píng)估，編解碼模塊規(guī)模分別