版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、分類號密級UDCUDC編號桂林電子科技大學碩士學位論文碩士學位論文題目:題目:基于可配置二維LFSR的邏輯內建自測試方法研究基于可配置二維LFSR的邏輯內建自測試方法研究(英文)(英文)ConfigurableTwoDimensionalLinearFeedbackShiftRegisterBasedonLogicBuiltInSelfTestResearch研究生姓名:何艷梅研究生姓名:何艷梅指導教師姓名、職務:雷加教授指導教師姓名、
2、職務:雷加教授申請學科門類:工學碩士申請學科門類:工學碩士學科、專業(yè):檢測技術與自動化裝置學科、專業(yè):檢測技術與自動化裝置提交論文日期:2010年4月提交論文日期:2010年4月論文答辯日期:2010年6月論文答辯日期:2010年6月年月日摘要I摘要隨著集成電路設計和制造水平的不斷提高,測試面臨著越來越多的困難,可測性設計(DFT)成為解決測試問題的主要手段。其中,內建自測試(BIST)能在芯片內部完成自測試,使產品的設計周期縮短,是一
3、種有效的DFT方案。目前,對BIST研究主要集中在測試生成方法上,研究目標在于減小硬件開銷,提高故障覆蓋率,縮短測試時間等。二維線性移位寄存器作為測試生成器,無需存儲測試矢量,通過可配置的方案,能生成期望的測試矢量,這些矢量包括:隨機矢量(用于檢測隨機可檢測故障)和確定性矢量(用于檢測抗隨機性故障)。本文研究了基于二維線性移位寄存器的測試生成技術,并結合確定性和隨機性測試生成技術的優(yōu)點,設計了基于二維線性移位寄存器(2DLFSR)的BI
4、ST系統。該設計包含兩大部分:2DLFSR結構優(yōu)化設計和基于2DLFSR的BIST系統設計。對于2DLFSR結構,提出了基于矩陣的優(yōu)化設計方法,將期望的測試集劃分為互不相容的相容輸入集,再通過搜索最大相關項來確定可配置2DLFSR的最優(yōu)化結構以最小硬件開銷生成預先計算的矢量。對于BIST系統的設計,選用了按時鐘測試的測試方式,以2DLFSR作為BIST的矢量生成器(TPG)以16位的多輸入特征分析器將測試響應數據壓縮為特征,使數字系統的
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 混合式邏輯內建自測試研究.pdf
- 一種基于受控LFSR的內建自測試結構及其測試向量生成.pdf
- 基于多掃描電路的內建自測試方法研究.pdf
- 確定性邏輯內建自測試技術研究.pdf
- 數字電路內建自測試方法的研究.pdf
- 低功耗內建自測試設計方法研究.pdf
- 基于軟件內建自測試的測試用例研究.pdf
- 基于等確定位切分的SoC內建自測試方法研究.pdf
- 鎖相環(huán)內建自測試研究.pdf
- 內建自測試的重復播種測試生成研究.pdf
- 基于多掃描鏈的內建自測試設計.pdf
- 基于FPGA的內建自測試設計與實現.pdf
- 基于微處理器核的隨機邏輯內建自測試技術研究.pdf
- 內建自測試march算法的優(yōu)化研究.pdf
- 基于多掃描鏈的集成電路內建自測試方法研究.pdf
- 基于March C+算法的存儲器內建自測試自測試設計與仿真.pdf
- 軟件內建自測試中的測試程序生成.pdf
- 基于邊界掃描的內建自測試技術及其應用.pdf
- 軟件內建自測試中測試用例的生成.pdf
- 基于折疊計數器的多掃描鏈SoC內建自測試方法研究.pdf
評論
0/150
提交評論