已閱讀1頁，還剩62頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、隨著深亞微米級工藝技術的發(fā)展，芯片中嵌入式SRAM越來越多，對嵌入式SRAM的測試已經(jīng)成為一個重要的研究課題。但由于存儲器嵌入在芯片中，并非所有的引腳都被連到芯片引腳上，故傳統(tǒng)的測試方案不能有效支持測試，因此有必要提供一種專門而有效的解決方案，而內建自測試(BIST)則成為當前針對嵌入式存儲器測試的一種經(jīng)濟有效的途徑。 本文的BIST設計針對的是一款4Kx8bit雙口SRAM的測試芯片。論文首先分析了SRAM的邏輯錯誤，即故障模
2、型；接著研究了相關的測試算法，采用了MARCH C+和MARCH d2pf兩種算法，并將MARCH C+擴展為字定向的算法，這兩種算法的組合使用提高了測試的故障覆蓋率；在時序設計上采用了一種并行處理的方式，理論分析表明這種方式在減少測試時間方面是有效的，從而實現(xiàn)了全速設計；在電路設計上基于Verilog語言實現(xiàn)了BIST各模塊的RTL設計，并在傳統(tǒng)BIST模塊基礎上增加了內建自測試(BISA)模塊，將故障信息以串口形式輸出，有效降低了芯
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式SRAM內建自測試的測試實現(xiàn).pdf
- 嵌入式SRAM簇內建自測試結構及自動生成研究.pdf
- 嵌入式memory內建自測試算法.pdf
- 嵌入式多端口SRAM的低功耗和內建自測試技術研究.pdf
- 基于冗余共享的嵌入式SRAM的內建自測試修復及失效分析.pdf
- 嵌入式存儲器內建自測試與內建自修復的研究與設計.pdf
- 嵌入式存儲器內建自測試與內建自修復技術研究.pdf
- 嵌入式存儲器內建自測試和內建自修復技術研究.pdf
- 基于March算法的SRAM內建自測試設計與驗證.pdf
- SoC嵌入式Flash的內建自測試方法的研究與實現(xiàn).pdf
- 嵌入式flash存儲器內建自測試IP核的研究.pdf
- 一種嵌入式Flash存儲器的內建自測試電路的設計.pdf
- 基于March C-算法的SRAM內建自測試電路設計.pdf
- 高速嵌入式動態(tài)隨機存儲器可編程內建自測試設計及優(yōu)化.pdf
- ARM Cortex M3芯片嵌入式存儲器內建自測試算法的設計.pdf
- 低功耗內建自測試設計方法研究.pdf
- 鎖相環(huán)內建自測試研究.pdf
- SoC中內建自測試設計技術研究.pdf
- 基于多掃描鏈的內建自測試設計.pdf
- 基于FPGA的內建自測試設計與實現(xiàn).pdf
評論
0/150
提交評論