已閱讀1頁，還剩60頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、Serial ATA即串行ATA是一種完全不同于并行ATA的新型硬盤接口類型，由于采用串行方式傳輸數(shù)據(jù)而知名。內(nèi)建自測試BIST技術(shù)通過在芯片內(nèi)部集成少量的邏輯電路實現(xiàn)對集成電路的測試，被認(rèn)為是解決測試儀器開發(fā)周期長且復(fù)雜，費用也極為昂貴的有效方法之一。本文基于中芯國際設(shè)計服務(wù)處串行ATA組科研項目“SMIC 0.13μm CMOS工藝高速串行ATA的研究與設(shè)計”，通過對傳統(tǒng)的內(nèi)建自測試技術(shù)、SATA及其物理層的介紹，提出了SATA內(nèi)建
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于March C-算法的SRAM內(nèi)建自測試電路設(shè)計.pdf
- 基于FPGA的內(nèi)建自測試設(shè)計與實現(xiàn).pdf
- 軟件內(nèi)建自測試中類測試模板的設(shè)計與實現(xiàn).pdf
- 軟件內(nèi)建自測試中測試點的設(shè)計與實現(xiàn).pdf
- 數(shù)字電路內(nèi)建自測試方法的研究.pdf
- 基于多掃描電路的內(nèi)建自測試方法研究.pdf
- 軟件內(nèi)建自測試中模板的設(shè)計和實現(xiàn).pdf
- 嵌入式SRAM內(nèi)建自測試的測試實現(xiàn).pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計與測試調(diào)度技術(shù)研究.pdf
- 基于March C+算法的存儲器內(nèi)建自測試自測試設(shè)計與仿真.pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- 基于多掃描鏈的內(nèi)建自測試設(shè)計.pdf
- 嵌入式SRAM內(nèi)建自測試設(shè)計.pdf
- 低功耗內(nèi)建自測試設(shè)計方法研究.pdf
- 數(shù)字電路的多種子內(nèi)建自測試及測試復(fù)用研究.pdf
- 基于March算法的SRAM內(nèi)建自測試設(shè)計與驗證.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
- 軟件內(nèi)建自測試中的測試程序生成.pdf
- 內(nèi)建自測試的重復(fù)播種測試生成研究.pdf
- IP核的內(nèi)建自測試設(shè)計與復(fù)用性研究.pdf
評論
0/150
提交評論